基于过零检测的TIADC采样失配后台校准技术研究

摘要

作为模拟信号向数字信号转换的关键电路，模数转换器(Analog-to-Digitalconverter，ADC)在现代通信、图像采集、医疗电子等众多领域起到非常关键的作用。然而现有的单通道ADC在学术界和工业界都已趋于成熟，其系统性能也已逐渐逼近极限。时间交织ADC(Time-Interleaved ADC，TIADC)是一种保持单通道ADC的转换精度不变，成倍地提高系统采样速度的可靠方法。但由于集成电路工艺存在误差，使得时间交织ADC的各子通道之间存在各种失配误差，由此造成的杂散频谱，严重影响了系统的动态性能。
　　本文分析了时间交织ADC通道间的三种主要失配误差（失调失配、增益失配、采样时钟失配）的误差来源及其形成原理。在此基础上，针对最难校准的采样时钟失配误差，研究了基于过零检测的校准算法。该校准算法能够快速有效地消除采样时钟失配带来的影响，不仅对输入信号的频率没有严格的要求，且可以扩展到任意通道数。
　　本文首先通过MATLAB/Simulink搭建了2.5GHz8-bit的5通道TIADC校正模型，当归一化输入信号fin/fs=0.426时，仿真结果表明，经本算法校准后有效位数（Effective number of bits，ENOB）从4.58bits提升到7.82bits，从而验证了该校准算法的正确性和有效性;接着完成了校准算法误差估计部分的RTL级代码，并用Modelsim完成该部分的功能仿真;最后，本文将误差估计的数字电路和误差校正的模拟电路相结合，利用Cadenee/AMS仿真器在TSMC0.35um工艺库上进行数模混合仿真。仿真结果表明，经校准后，ENOB提高了3.77bits，进一步证明该采样时钟失配校准算法的有效性和实用性。

目录

声明

致谢

摘要

第一章 绪论

1．1 研究背景与意义

1．2 TIADC国内外研究现状

1．3 论文的主要工作及结构安排

第二章 TIADC原理及误差分析

2．1 设计性能指标

2．1．1 静态指标

2．1．2 动态指标

2．2 TIADC基本原理

2．3 TIADC通道问失配误差分析

2．3．1 失调失配误差分析

2．3．2 增益失配误差分析

2．3．3 时钟采样失配误差分析

2．4 TIADC失配误差校准技术

2．4．1 模拟域校准

2．4．2 数模混合校准

2．4．3 全数字校准

2．5 小结

第三章 TIADC采样失配校准算法的研究

3．1 采样失配校准的相关算法

3．1．1 基于特定输入条件的采样失配校准算法

3．1．2 采样时钟失配的盲估计校准算法

3．2 基于过零检测的校准算法

3．2．1 过零检测原理

3．2．2 过零点检测

3．2．3 采样误差量的估计

3．2．4 提高收敛速度

3．3 采样失配校准算法建模

3．4 小结

第四章 TIADC采样失配校准算法的电路设计

4．1 采样失配估计电路的设计

4．1．1 算法的RTL级设计

4．2 采样失配校正电路的设计

4．3 算法的数模混合仿真与验证

4．4 小结

第五章 总结与展望

5．1 论文工作总结

5．2 后续研究展望

参考文献

攻读硕士学位期间的学术活动及成果情况