机译:基于分割的全数字前馈背景校准技术,用于TIADC中的时序失配
Hefei Univ Technol Inst VLSI Design Hefei 230009 Peoples R China;
Sci & Technol Analog Integrated Circuit Lab Chongqing 400060 Peoples R China;
Time-interleaved ADC; Split; Timing mismatch; Feedforward;
机译:校正至:基于相邻通道拉格朗日平均值差异的TIADC时序不匹配的数字自适应校准方法
机译:基于相邻通道拉格朗日平均值差异的TIADC时序不匹配的数字自适应校准方法
机译:用于时间交错ADC时序不匹配的全数字背景校准技术
机译:用于定时误差不匹配的数码背景TIADC校准架构和快速校准算法
机译:用于高分辨率,宽带宽模数转换器的数字背景校准技术。
机译:物联网系统中用于UWB无线通信的具有时间时序校正的时间交错SAR ADC
机译:基于单调性检测对采样数据的TIADC时序失配的校准