面向三维芯片的测试数据压缩方法研究

目录

声明

致谢

摘要

第一章绪论

1．1研究背景及意义

1．2国内外研究现状

1．2．1二维芯片测试技术研究现状

1．2．2三维芯片测试技术研究现状

1．3本文工作及结构组织

第二章三维芯片及其测试技术概述

2．1三维芯片制造技术

2．1．1芯片制造过程

2．1．2 TSV制造工艺

2．1．3 TSV故障

2．1．4三维芯片堆叠技术

2．1．5三维芯片的优势与挑战

2．2三维芯片测试问题

2．2．1绑定前测试

2．2．2绑定中测试

2．2．3绑定后测试

2．3内建自测试(BIST)

2．4测试数据压缩方案

2．5本章小结

第三章使用三态编码的基于字典的三维芯片测试数据压缩方案

3．1部分输入精简技术预处理

3．2由三态编码组成的测试数据输入

3．3使用三态编码的基于字典的测试数据压缩方案

3．4解压结构

3．5实验结果

3．6本章小结

第四章使用相容压缩算法的可重构3D BIST方案

4．1．1 LFSR基本工作原理

4．1．2 LFSR重播种技术

4．1．3 LFSR在三维芯片测试中的问题

4．2基于LFSR可重配置的3D BIST方案

4．2．1单层结构

4．2．2整体结构

4．3测试集相容压缩算法

4．4测试流程

4．5实验结果

4．6本章小结

第五章总结与展望

5．1全文总结

5．2工作展望

参考文献

攻读硕士学位期间的学术活动及成果情况