0.18μm工艺低功耗CPLD设计与实现

目录

声明

第一章绪论

1.1可编程逻辑器件的发展

1.2国内外复杂可编程逻辑器件现状

1.3本文主要工作

1.4本论文的结构安排

第二章设计目标与实施方案

2.2实施方案

2.2.1顶层架构

2.2.2乘积项实现原理

2.2.3宏单元与乘积项的扩展

2.2.4高速互连阵列（IMUX）

2.2.5ISP系统可编程模块实现

2.2.6 I/O模块（IOB)

2.3.1EEPROM和FLASH工艺对比

2.3.2生产工艺选择

2.4版图设计方案

2.5封装方案

2.6本章小结

第三章关键技术点与相关模块设计

3.1.2 Loading的实现

3.2可编程与阵列PAA

3.2.1与阵列数据选择

3.2.2灵敏放大器技术

3.2.3全CMOS型阵列实现

3.3高速互联阵列IMUX

第四章其他模块与顶层设计

4.1.1ISP内部总体架构

4.1.2ISP模块版图实现

4.2边界扫描链

4.3主要模拟模块

4.3.2上电复位

4.3.4IO模块设计

4.4芯片顶层设计

4.4.1版图顶层设计与实现

4.4.2封装外形

4.5芯片可靠性设计

4.6本章小结

第五章芯片测试方案与测试结果

5.2关键技术成果

5.2.2新设计结构功耗测试

5.3功能实测与结果

5.3.3上电复位测试

5.3.4 I/O状态测试

5.3.5功能测试

5.3.6参数实测与结果

5.4本章小结

第六章结论

6.2本文的主要贡献

6.3下一步的工作展望

致 谢

参考文献