声明
第一章 绪 论
1.1 研究背景
1.2 国内外研究现状
1.2.1 PXIe高速高精度采集单元研究现状
1.2.1 高动态范围采集架构研究现状
1.3 本文主要创新点
1.4 研究内容及结构
第二章 多路高速高精度采集单元总体方案设计
2.1 系统总体方案设计
2.2系统关键芯片选型
2.2.1 ADC选型
2.2.2 PLL选型
2.2.3 FPGA选型
2.3 系统总体结构设计
2.4 本章小结
第三章 信号调理通道硬件电路设计
3.1 信号调理通道整体设计方案
3.2 输入功分模块设计方案
3.3 垂直调理通道设计方案
3.3.1 可选固定衰减电路设计
3.3.2 带宽选择电路设计
3.3.3 固定增益电路设计
3.3.4 数控增益电路设计
3.3.5 ADC驱动设计
3.4 触发通道设计方案
3.4.1 外触发调理电路设计
3.4.2 内触发驱动电路设计
3.4.3 多路选择电路设计
3.4.4 高速比较电路设计
3.5 本章小结
第四章 高速高精度信号采集电路硬件与逻辑设计
4.1 高速高精度信号采集处理模块硬件设计
4.2 采集、处理与控制模块硬件与逻辑设计
4.2.1 采集模块设计
4.2.2 基于FPGA的数字信号处理逻辑设计
4.2.3 PCIe接口控制模块设计
4.3 内部时钟产生模块设计
4.4 数据存储模块设计
4.4.1 基于DDR3的数据深存储设计
4.4.2 基于EEPROM的校正数据存储设计
4.5 本章小结
第五章 多路高速高精度大动态范围采集算法研究
5.1 多路采集及拼合技术方案
5.2.1 动态范围分析
5.2.2 信噪比分析
5.3.1 单片ADC仿真
5.3.2 多路采集系统仿真
5.4 多路采集架构设计
5.5 本章小结
第六章 测试验证与分析
6.1 动态范围测试
6.1.1 最大可识别信号测试
6.1.2 最小可识别信号测试
6.2.1 300MHz带宽测试
6.2.2 带内平坦度测试
6.3 信号质量测试
6.3.1 信号信噪比测试
6.3.2 信号无杂散动态范围测试
6.4 通道间延时测试
第七章 结论与展望
致谢
参考文献
攻读硕士学位期间取得的成果
电子科技大学;
