声明
第1章绪 论
1.1 课题背景与研究意义
1.2 国内外研究现状
1.3 研究内容及章节安排
第2章 LDPC译码器硬件设计
2.1 设计需求
2.2 硬件架构设计
2.2.1 总体设计
2.2.2 器件选型
2.3 PCI Express接口电路设计
2.4 DDR3 接口电路设计
2.5 FPGA外围电路设计
2.5.1 电源模块电路设计
2.5.2 时钟模块电路设计
2.5.3 Flash接口电路设计
2.6 本章小结
第3章基于FPGA的接口控制逻辑设计
3.1 PCI Express接口控制逻辑设计
3.1.1 PCI Express IP核设计
3.1.2 PCI Express硬核仿真
3.1.3 DMA控制器逻辑设计
3.1.4 DMA控制器操作时序
3.2 DDR3 接口控制逻辑设计
3.2.1 MIG IP核设计
3.2.2 数据管理模块设计
3.2.3 控制逻辑仿真
3.3 本章小结
第4章 LDPC译码设计及FPGA实现
4.1 LDPC码基本概念
4.1.1 LDPC码描述及Tanner图表示
4.1.2 近地轨道应用LDPC码字结构
4.2 LDPC译码算法研究
4.2.1 概率域BP算法
4.2.2 对数域BP算法
4.2.3 最小和算法及其改进算法
4.2.4 课题采用译码算法
4.3 LDPC译码架构研究
4.3.1 串行译码架构
4.3.2 完全并行译码架构
4.3.3 部分并行译码架构
4.3.4 课题采用译码架构
4.4 LDPC译码逻辑设计
4.4.1 译码器总体设计
4.4.2 初始化模块设计
4.4.3 存储模块设计
4.4.4 控制模块设计
4.4.5 变量节点更新模块设计
4.4.6 校验节点更新模块设计
4.4.7 校验模块设计
4.4.8 输出缓存模块设计
4.5 本章小结
第5章系统验证
5.1 搭建验证平台
5.2 系统逻辑验证
5.2.1 PCI Express接口控制逻辑验证
5.2.2 DDR3接口控制逻辑验证
5.2.3 LDPC译码验证
5.3 系统功能验证
5.4 系统性能验证
5.5 本章小结
结 论
参考文献
攻读硕士学位期间承担的科研任务与主要成果
致谢
燕山大学;
