新型低阻可集成SOI横向功率器件研究

摘要

SOI横向功率器件作为SOI功率集成电路设计核心器件,其发展方向是不断提高击穿电压(BV:Breakdown Voltage)与降低比导通电阻(Ron,sp:specific on-resistance)。提高横向器件的击穿电压需要较长的横向尺寸以及较低的漂移区浓度,这不可避免的增加横向功率器件比导通电阻,这种折衷关系也被称为“硅极限”。本文提出了三种新型SOI横向器件结构,极大降低了器件的比导通电阻,缓解了与击穿电压的矛盾关系。三种新型SOI横向器件包括:
　　(1)可集成的低比导通电阻DT SOI LDMOS。嵌入漂移区中的介质槽实现了增强的 RESURF效应,提高了漂移区的浓度,且在纵向折叠了漂移区,在相同耐压下减小器件的元胞尺寸和比导通电阻;延伸的槽栅形成的积累层也有利于降低导通电阻。此外,延伸至埋氧层的槽栅也有隔离的作用。仿真结果表明,元胞尺寸为6.5?m的DT SOI LDMOS击穿电压为233V,与同尺寸普通SOI LDMOS相比,击穿电压提高150％,比导通电阻从4.8 mΩ·cm2减小为3.3 mΩ·cm2,降低了31％。对器件的工艺方案和版图进行了设计,成功制备的实验样品击穿电压为180-190V,达到击穿电压大于150V且输出0.5A电流的设计要求。
　　(2)具有双面电荷槽的DCT SOI LDMOS。阻断态时,二氧化硅表面的双面槽界面处堆积的大量电荷提高了介质中电场,漂移区中介质的有效调节了体内电场的分布,提高顶层硅体内的平均电场以及埋氧层内的电场强度,从而提高了器件的击穿电压。电荷槽内重掺杂的P型多晶硅,既有利于电荷槽内堆积电荷,同时靠近体区一侧的多晶硅也作为器件的体区接触。元胞尺寸3.5?m的DCT SOI LDMOS,击穿电压BV为158V,比导通电阻为1.08 mΩ·cm2,与相同元胞尺寸的TG SOI LDMOS相比,BV提高105V;与相同耐压的TG SOI LDMOS相比,器件横向尺寸减小约70％,比导通电阻减小约76％。
　　(3)具有低导通电阻的槽型SOI LDMOS。N型漂移区中引入了两个P型掺杂区域,分别是介质槽靠近体区一侧的 P条和埋氧层界面处重掺杂的埋 P岛。阻断态时,P条和埋P岛共同调制了漂移区中电场分布,增强了漂移区体内的电场强度,从而提高了击穿电压;同时还提高漂移区的优化浓度,使器件总导通电阻有效降低。元胞尺寸为8.5?m时,其比导通电阻Ron,sp为6.3 mΩ·cm2,击穿电压BV为236V,比常规槽型器件Ron,sp减小约40％。BV提高36V。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 SOI技术概述

1.2 SOI功率器件研究现状

1.3本文的主要工作

第二章 一种可集成低比导通电阻SOI LDMOS的研究与实验

2.1 器件结构与工作机理

2.2关键参数的优化设计

2.3 与常规结构的特性对比

2.4一种与CMOS兼容的工艺方案设计

2.5器件版图设计

2.6测试结果与分析

2.7 本章小结

第三章 双面电荷槽SOI LDMOS新结构特性研究

3.1 器件结构与工作机理

3.2关键参数的优化设计

3.3与常规结构的特性对比

3.4本章小结

第四章 一种低导通电阻槽型SOI LDMOS新结构特性研究

4.1 器件结构与工作机理

4.2关键参数的优化设计

4.3与其它结构的特性对比

4.4一种可行的工艺方案设计

4.5本章小结

第五章 结 论

致谢

参考文献

攻读硕士学位期间取得成果