三维集成电路中PDN交流噪声分析及优化

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1.1 研究背景

1.2 研究现状

1.3 本文研究内容

第二章 三维集成电路与PDN交流噪声

2.1 三维集成概述

2.2 电源分配网络

2.3 PDN噪声

2.4 本章小结

第三章 三维集成电路中PDN建模

3.1 三维集成电路中PDN结构

3.2 TSV等效模型

3.3 Solder等效模型

3.4 VIA等效模型

3.5 P/G栅格等效模型

3.6 三维集成电路中PDN等效模型

3.7 本章小结

第四章 三维集成电路中PDN交流噪声仿真分析及优化

4.1 PDN交流噪声仿真分析

4.2 PDN层数对交流噪声的影响

4.3 PDN规模对交流噪声的影响

4.4 TSV深宽比对交流噪声的影响

4.5 TSV数量对交流噪声的影响

4.6 TSV分布对交流噪声的影响

4.7 P/G间距对交流噪声的影响

4.8 片上去耦电容对交流噪声的影响

4.9 工作频率对交流噪声的影响

4.10 电源电压对交流噪声的影响

4.11 PDN交流噪声优化

4.12 本章小结

第五章 总结与展望

参考文献

致谢

作者简介