CMOS片上变压器建模及2.4GHz射频前端关键模块设计

摘要

无线通信技术的迅猛发展带动了信息产业的整体发展，作为无线传输设备核心器件的射频集成电路(RFICs)不断朝着高性能、高集成度、低功耗和低成本方向发展。CMOS工艺有着先天的优势：高集成度(与基带、数字信号处理模块工艺兼容)、低成本，而且CMOS随着特征尺寸的缩小，射频性能不断提高，高精度的射频器件模型及RFIC设计成为当前的研究热点。
　　 在CMOS射频集成电路中，变压器是一种重要的无源片上元件，它广泛地应用在阻抗匹配、单端信号与差分信号的相互转换、隔离等，以获得更高的集成度，另外还可以用在低压电路中提供无电压摆幅损耗的耦合等。由于CMOS硅基衬底的导电性，变压器在高频时主要受到四种高频效应的影响：电流拥挤效应、导体间的寄生电容、容性衬底耦合、感性衬底耦合，这些高频效应不仅大大降低了它的品质因数，而且给建模带来了困难。本文分析了这些高频效应并提出了一种新的片上螺旋变压器固定尺寸的集总参数等效电路模型，该等效电路模型采用一个Transformer Loop以及并联RC网络来表征磁性衬底耦合效应和衬底横向损耗，同时采用两个阶梯四元件结构分别表征主次线圈电感的趋肤效应、邻近效应，实现级联电阻的非频变性。接着在该固定尺寸模型的基础上提出了一个简化的可参数化的双端口“1-π”模型，并且对模型参数提出了一套解析的公式，使得电路里每个元件的值都可以根据器件的几何尺寸计算出来。采用SMIC 0.18μm RF CMOS工艺制作了七个不同尺寸的变压器，经验证，测试结果与这两类模型的仿真结果在自谐振频率范围内能精确的吻合，说明这两类模型以及Scalable规则是比较合理的。
　　 低噪声放大器和下变频混频器是接收机射频前端的关键模块，其性能决定了接收机的灵敏度和动态范围等指标。本文在二端口网络噪声理论的基础上，详细分析了四种共源低噪声放大器的优化方法，并设计了两种不同结构的低噪声放大器：一种为带附加电容的电感负反馈低噪声放大器，该低噪声放大器在功耗约束下能同时达到噪声匹配和功率匹配；另一种为电流复用的两级共源低噪声放大器，这种结构采用电流复用技术并且在输入管和cascode管之间增加谐振电感来同时实现低功耗和高增益。本文还设计了一个采用电流复用的Gilbert混频器。在分析混频器的基本原理和主要性能指标后，重点研究了Gilbert混频器的增益、噪声、线性度及相应改进方法，接着按照各性能指标之间的折中关系设计了一款采用电流复用注入技术的混频器，该混频器同时实现了高的转换增益和低的噪声系数。
　　 上述电路采用SMIC 0.18μm RF CMOS工艺完成了电路设计、仿真和版图设计。仿真结果如下：工作频率为2.4GHz，LNA噪声系数为1.7dB，S11、S22小于-30dB，功率增益为23 dB，在1.8V的电压下仅消耗2mA；Mixer在中频为2MHz时单边带噪声系数是7.5dB，转换增益为17dB，输入三阶交调点为-3.2dBm，消耗电流为6.8 mA。仿真结果表明所设计的电路满足了设计指标。