基于Tcl脚本语言的ASIC后端设计

摘要

数字集成电路的设计是从电路理论到产品实现的过程，又按各个阶段的特点分为前端设计和后端设计。前端设计又被称作设计的逻辑实现过程，后端设计则被称作设计的物理实现过程。本文着重介绍数字集成电路的物理实现过程，不仅包含有对后端EDA工具操作的介绍，还包含在ASIC后端设计过程中Tcl(Tool Command Language)脚本语言的各种应用内容。
　　本文介绍ASIC后端设计流程主要包含设计输入、布图规划与布局、时钟树综合、布线、静态时序分析、功耗分析等步骤。分别介绍了各个步骤涉及到的设计原理和EDA工具的实现过程。本文也介绍了IC后端物理设计常遇到的一些问题，包括布局布线拥塞、复杂时钟结构、串扰、天线效应、时序违例修正、电迁移和电压降等。并给出了合理的解决方法。还根据binhai项目设计的特殊性，介绍了在binhai实施过程中遇到了一些特殊的问题及其对应的解决方法。
　　本文重点介绍了Tcl脚本语言在ASIC后端设计流程中的应用。给出了使用Tcl脚本怎样实现高效率的大量数据分析和处理案例，即时钟树综合阶段使用Tcl脚本生成所需的时钟树综合约束文件，减少迭代的麻烦；也实现了使用Tcl脚本控制EDA工具进行高性能的设计，即在ASIC后端设计各个步骤中使用的常用Tcl语句，可以准确自动完成操作，节省设计时间；同样，对于解决ASIC后端设计中存在的某些问题，使用Tcl脚本进行处理也是事半功倍。
　　项目binhai，规模大小约为40万门，工作频率为250Mhz，内嵌6个IP核，基于台积电0.18um工艺库进行后端设计。后端设计过程中，主要使用了Cadence、Mentor、Apache公司的EDA工具。各个后端设计步骤中适当使用Tcl脚本实现了所需的操作。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 课题国内外动态及研究意义

1.2 binhai项目与工作简介

1.3 本论文结构

第二章 Tcl与ASIC后端设计

2.1 ASIC后端设计流程

2.2 Tcl的后端应用

2.3 binhai的Tcl应用

第三章 binhai设计输入

3.1 后端文件

3.2 binhai设计输入的Tcl解决方案

第四章 binhai布图规划和布局

4.1 布图规划

4.2 电源规划

4.3 布局

第五章 binhai时钟树综合

5.1 时钟树综合原理分析

5.2 Tcl在时钟树综合中的运用

5.3 binhai的时钟树综合方案

5.4 binhai的时钟树综合实现

第六章 binhai布线

6.1 布线流程简介

6.2 常见布线问题分析

6.3 Tcl在布线中的运用

6.4 binhai的布线实现

第七章 binhai静态时序分析

7.1 时序数据文件准备

7.2 时序分析

7.3 Tcl在静态时序分析中的运用

7.4 binhai的静态时序分析实现

第八章 binhai功耗分析

8.1 功耗数据文件准备

8.2 功耗分析原理简介

8.3 功耗问题分析

8.4 binhai的功耗分析实现

第九章 结论

致谢

参考文献