低电压低功耗模数转换器的研究与设计

摘要

低功耗模数转换器（ADC）广泛应用于各种采用电池供电的便携式电子产品中，如移动电话、平板电脑、智能穿戴设备和各种便携式医疗设备等。为了延长设备的使用周期，就必须降低芯片的功耗；同时为了满足多路信号的采集需求，就要求ADC具有多个输入通道。低功耗ADC的设计难点在于希望在降低ADC功耗的同时，不会过多损失ADC的性能和增加ADC的实现成本。
　　为了实现一款低功耗多通道高性能的ADC，本文开展相关的研究工作，完成的主要成果如下：
　　(1)采用了低成本低功耗的ADC实现架构。通过对比不同的ADC实现架构的优缺点，本文选择了适用于低功耗低成本的逐次逼近型模数转换器（SAR ADC）结构；同时采用了低电压的设计方案。该芯片采用CMOS0.35μm工艺实现，标准电压为3.3V。为了降低ADC的整体功耗，芯片最低工作电压可从3.3V降低到1.8V，从而减少了约45％的功耗。由于MOSFET的阈值没有降低，所以在设计MOS开关、比较器、偏置电路等时，低电压设计方案具有一定的难度。
　　(2)在芯片实现过程中，设计了低功耗低成本的分段式电荷共享型DAC结构。电荷共享型DAC使用电容阵列实现，没有静态功耗，具有较高的匹配精度，适合低功耗的应用场合。本文采用分段式电荷共享型DAC结构可以进一步减小整体电容阵列的面积，从而达到低成本低功耗的要求。
　　(3)为了满足低电压低功耗高性能的要求，设计了具有轨到轨输入级的再生锁存型比较器。轨到轨输入级采用1:1电流镜偏置复用技术，通过亚阈值设计，在实现低功耗的同时减小了比较器的失调电压。再生锁存级设计了迟滞特性，可以有效消除由于回踢噪声造成的比较器的误翻转，从而提高了比较器的抗干扰能力。
　　测试结果表明该ADC芯片是一个可用低至1.9V供电的4通道、10位分辨率、300ksps采样率的低电压低功耗逐次逼近型模数转换器（SAR ADC），芯片核心版图面积为1.23mm2，并采用Chartered CMOS0.35μm工艺进行了流片实现。测试结果表明在2V供电，166ksps的采样速率下，ADC的功耗只有200μW；计算得到的ADC的信噪比（SNR）为58.25dB，无杂散动态范围（SFDR）为60dB，INL和DNL小于0.2LSB，有效位数约为9.4bit，品质因子（FOM）为4.9pJ/conversion-step。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 ADC的发展历程

1.2低压低功耗ADC研究现状

1.3本文的主要工作

1.4本文的内容安排

第二章 ADC的基本结构和主要指标

2.1 ADC的基本结构

2.2 ADC的主要指标

2.3低压低功耗ADC的设计思路

2.4本章小结

第三章 低压低功耗10bit SAR ADC的设计

3.1系统实现方案

3.2各电路模块的设计

3.3时序控制电路的设计

3.4全差分结构设计

3.5本章小结

第四章 低压低功耗10bit SAR ADC版图设计和后仿结果

4.1 ADC芯片电路的版图设计

4.2 ADC芯片电路后仿真结果

4.3本章小结

第五章 10bit SAR ADC芯片的测试和分析

5.1测试方案

5.2 10bit SAR ADC测试电路和测试仪器

5.3 ADC指标测试原理

5.4测试结果

5.5本章小结

第六章 总结和展望

致谢

参考文献

附录