高速网络数据包解析器设计与FPGA实现

摘要

近十年来网络技术高速发展，给大家带来便利的同时，越来越多设备对路由器和交换机的性能以及可配置性提出了迫切需求。为了建立高效、稳定和安全的网络系统，网络设备生产商们更加关注于其设备的通用性和扩展性，而这些无一例外的体现在了对数据包进行解析，识别包头和提取数据上，以支持对数据包的分类和安全功能。过去对于数据包的解析相对比较简单，然而随着 MPLS（Multi-Protocol Label Switching）和802.1Q等夹层协议的加入，使得高速的解析数据包越发的困难。通常在没有夹层协议的情况下，数据包解析器的吞吐率可达到10-100Gbps。然而，在夹层协议下，数据包解析器的吞吐率却急剧下降。因此在高速路由器或交换机中，数据包的解析就成了潜在的瓶颈。为了解决上述问题，要求更加高效的实现解决方案。本文将围绕灵活的高速网络数据包解析器的架构设计展开研究。
　　首先，本文研究并归纳整理了近几年国内外对高速网络数据包解析器架构设计的方法，对比分析了各种高速网络数据包解析器架构设计的优缺点。
　　其次，本文提出了一种新颖的灵活数据包解析器架构。通过采用流水线技术， CAM（Content Addressable Memory）和LUT（Look Up Table）的联合存储查询结构，该架构能够自适应新的数据包头（包含夹层协议和隧道以太网帧等）。另外，本文还提出了一种离线映射算法，通过离线映射，该架构能够在一个流水级中一次性解析多个协议组合，并拥有非常高的灵活性和吞吐率。
　　最后，本文选择Altera公司的FPGA开发平台，对该架构进行了实现。根据实际网络中存在的以太网帧，对数据包解析器架构进行了性能测试，并给出了硬件资源，工作时钟频率等信息。相对已有的数据包解析器架构，本文提出的数据包解析器架构硬件资源上有一定的消耗，但灵活性和吞吐率却有了更高的提升，且增加了与处理器进行交互的接口和中断系统。传统的并行多级流水架构，对于固定的以太网帧，解析速率可达100Gbps，但是灵活性较低。而灵活性最高的袋鼠系统架构，其四路并行解析核下的吞吐率为40Gbps，难以适应更加高速的网络。而本文提出的数据包解析器架构能够在工作频率411MHz下达到105Gbps的解析速率，实现了数据包解析器的高灵活性和高吞吐率。

目录

封面

声明

中文摘要

英文摘要

目录

缩略词表

第一章 绪 论

1.1 研究背景

1.2 国内外研究动态

1.3 本文研究内容及组织结构

第二章 以太网标准及各层协议封装理论

2.1 以太网发展历程简介

2.2 以太网帧结构

2.3 以太网帧的封装过程及解包过程

2.4 本章小结

第三章 高速网络数据包解析器架构设计及处理方案

3.1 高速网络数据包解析器架构设计

3.2 高速网络数据包数据处理方案

3.3 高速网络数据包解析器离线配置方案

3.4 本章小结

第四章 高速网络数据包解析器FPGA实现

4.1 FPGA设计流程和设计平台介绍

4.2 高速网络数据包解析器FPGA实现

4.3 本章小结

第五章 高速网络数据包解析器测试验证

5.1 RTL级功能仿真

5.2 FPGA板级验证

5.3 资源综合及时序分析

5.4 本章小结

第六章 总结与展望

6.1 工作总结

6.2 展望

致谢

参考文献

个人简历及攻读硕士学位期间的研究成果