多环路低相噪频率合成器的设计与实现

摘要

随着现代科学技术的迅速发展，对广泛应用到经济社会中的电子通信系统的的要求愈发迫切，为电子设备提供稳定高效的本振参考信号的频率源也愈发迫切。因此，设计一个低相噪而稳定、高分辨率同时保持宽频带和低杂散的频率源成为现在频率合成器研究的重点和热点。
　　本文对多环电路输出频点杂散较为严重和相位噪声较差两个方面进行设计与改进。通过对多环电路结构的分析，发现能够取多组子环路控制参数达到输出同一频点的优点，对多环电路系统设计参数进行选择后再发送对应控制参数。因此本设计对多环频率合成器引起杂散的小数分频比作了详细分析，通过实际测量与理论分析，得出多环电路的小数分频比与杂散出现位置的对应关系，从而为抑制多环电路小数杂散提供了有力依据和方法。通过对多环电路的测试发现，多环电路还存在相位噪声较差这一缺点，并通过计算分析与测试，得出是原有的参考信号相位噪声较差引起的。本文主要从以下几个方面进行深入研究：
　　1、通过对多环频率合成器小数杂散出现位置的分析，得出多环路频率合成器中的小数分频比对应序列周期性是产生小数杂散的根本原因。
　　2、当多环电路中的小数分频比对应的周期在一定范围之内时，中心频点的近端会产生较明显的杂散；当其对应的周期增大到一定程度时，杂散信号会被“淹没”在整个频谱中，相当于白噪声；当其对应周期减小到一定范围时，杂散将会出现在中心频率的远端，可以通过设置合理的环路滤波器带宽，将远端杂散抑制。
　　3、基于以上两种方法，通过合理选取多环参数，选择的“规避”杂散严重的小数分频比，实现宽频带、低相噪、高分辨率的频率合成器。
　　4、采用倍频电路，实现输出低相位噪声的参考频率，从而达到了对多环频率合成器相位杂散的优化。
　　通过多环电路参数的设计，以及采用倍频电路实现参考信号，该频率合成器能够实现3GHz～10GHz的信号输出，分辨率达到了1Hz，相噪水平达到了-110dBc/Hz@10kHz，杂散输出小于60dBc。

目录

声明

第一章 绪论

1.1课题研究背景与意义

1.2 频率合成器的发展概况

1.3论文内容和结构安排

第二章 锁相频率合成技术

2.1 频率合成器常见技术分析

2.2 常见锁相环的相位噪声分析

2.3 多环频率合成器的技术分析

2.4 本章小结

第三章 多环路低相噪频率合成器方案设计

3.1 频率合成器指标要求

3.2 多环频率合成器问题分析

3.3 多环频率合成器的相位噪声分析

3.4 多环频率合成器改进设计方案

3.5 本章小结

第四章 多环路低相噪频率合成器方案实现

4.1小数分频杂散的抑制

4.2 倍频电路的实现

4.3 本章小结

第五章 系统调试与测试结果

5.1 多环电路实现与调试过程

5.2 测试平台及硬件电路板

5.3 对YTO环的测试结果

5.4 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

致谢

参考文献