快速锁定电荷泵锁相环研究与设计

摘要

本文提出了一种新的可快速锁定的电荷泵锁相环(Charge Pump Phase LockedLoop，CPPLL)结构，并进行了电路设计和仿真验证。
　　本文进行了CPPLL的稳定性、锁定时间和相位噪声等理论分析，给出了PLL的系统级设计方法。主要讨论了环路带宽和锁定时间的关系，确立了增大环路带宽以加速锁定的设计思路。设计中采用自顶向下的设计方法。首先，在MatlabSimulink环境下建立了快速锁定电荷泵锁相环模型并进行功能仿真;其次，使用Verilog-A编程语言进行了快速锁定电荷泵锁相环的建模和仿真分析，验证了快速锁定结构的可行性;最后，在Cadence Virtuoso环境中进行快速锁定电荷泵锁相环的电路设计，使用Spectre完成电路的原理图仿真，并进行了电路的版图设计和后仿真。
　　本文的创新点为新的快速锁定电荷泵锁相环结构。在电路实现中，此结构使用了可变电荷泵和可变带宽环路滤波器，以实现动态环路带宽。当锁相环失锁时，电荷泵电流和滤波器带宽增大，以实现快速的捕获;在环路接近锁定时，电荷泵电流和滤波器带宽减小，以实现较优的相位噪声性能。本文还对不同的鉴频鉴相器和电荷泵结构进行了对比，在结构选取中进行了功耗、速度和面积的折中。本文的压控振荡器根据gm/ID方法和MOSFETs（Metal-Oxide-SemiconductorField-Effect Transistors，金属氧化物半导体场效应晶体管）处于不同反型层进行设计，此方法减小了MOSFETs的电流，降低了电路功耗。
　　本文使用TSMC0.18μm工艺进行电路设计，电源电压为1.8V，电路仿真结果显示，快速锁定的电荷泵锁相环的锁定时间为4.29μs，整个环路的功耗约15mW，在1MHz频偏处，相位噪声为-91.72dBc/Hz。与未使用快速锁定结构的参考锁相环相比，锁定时间减少了38.8％，同时保证了良好的相位噪声性能。

目录

声明

摘要

第一章 绪论

1．1 锁相环发展概述

1．2 锁相环的主要应用和研究现状

1．2．1 锁相环的主要应用

1．2．2 锁相环研究现状

1．3 本论文的主要工作

第二章 电荷泵锁相环基本理论与环路设计

2．1 电荷泵锁相环的组成与工作原理

2．1．1 鉴频鉴相器

2．1．2 电荷泵

2．1．3 环路低通滤波器

2．1．4 压控振荡器

2．1．5 锁相环的工作状态

2．2 电荷泵锁相环的线性相位模型

2．3 电荷泵锁相环的稳定性分析

2．4 电荷泵锁相环锁定时间分析

2．5 电荷泵锁相环相位噪声分析

2．5．1 器件噪声

2．5．2 相位噪声和抖动

2．5．3 锁相环噪声分析与计算

第三章 快速锁定理论及系统级建模与仿真

3．1 基于环路带宽分析的快速锁定技术

3．2 快速锁定电荷泵锁相环的Simulink建模与仿真

3．2．1 鉴频鉴相置建模及仿真

3．2．2 可变电荷泵建模及仿真

3．2．3 可变环路滤波器建模

3．2．4 压控振荡器建模

3．2．5 分频建模

3．2．6 快速锁定锁相环环路仿真

3．3 快速锁定电荷泵锁相环的Verilog-A建模及仿真

3．3．1 Verilog-A鉴频鉴相器模型及仿真

3．3．2 Verilog-A可变电荷泵和环路滤波叠模型及仿真

3．3．3 Verilog-A压控摄荡器模型及仿真

3．3．4 Verilog-A分频器模型及仿真

3．3．5 锁相环整体仿真

第四章 快速锁定电荷泵锁相环电路设计与仿真

4．1 鉴频鉴相器设计与仿真

4．1．1 鉴频鉴相器非理想因素

4．1．2 鉴频鉴相器结构选取

4．1．3 鉴频鉴相器仿真

4．2 电荷泵设计与仿真

4．2．1 电荷泵非理想因素

4．2．2 电荷泵结构选取

4．2．3 可变电荷泵的结构与仿真

4．3 压控振荡器设计与仿真

4．3．1 压控振荡器的噪声原理

4．3．2 压控振荡器结构选取

4．3．3 压控振荡器仿真

4．4 分频器设计与仿真

4．4．1 分频器原理及D触发器设计

4．4．2 分频器设计与仿真

4．5 控制脉冲产生电路

4．6 快速锁定锁相环环路仿真

4．7 锁相环版图设计及后仿真

第五章 总结与展望

参考文献

致谢

攻读硕士学位期间取得的成果