声明
致谢
1 绪论
1.1 课题背景及研究意义
1.2 高速SerDes结构及CDR电路概述
1.3国内外研究现状
1.4本文解决的关键技术问题
1.5本文主要工作与内容安排
2基于物理模型的信道建模及仿真工具设计
2.1研究背景及目标
2.2 PCB板上信道建模
2.3信道建模工具与系统仿真工具级联
2.4基于Q因子和互补误差函数的误码率估计方法
2.5实验结果与分析
2.6相关工作
2.7本章小结
3时钟恢复电路及占空比校准电路设计
3.1研究背景及目标
3.2相位插值器型CDR设计
3.3时钟占空比校准电路设计
3.4实验结果与分析
3.5相关工作
3.6本章小结
4应用于PAM-4信号的时钟恢复电路设计
4.1研究背景和目标
4.2基于Bang-Bang鉴相器的PAM-4 CDR设计
4.3PAM-4 SS-MMSE CDR设计
4.4实验结果与分析
4.5相关工作
4.6本章小结
总结与展望
参考文献
作者攻读博士学位期间发表的论文
作者攻读博士学位期间参与的科研工作