面向双逻辑的低功耗单元库技术

摘要

在基于标准单元的设计模式中，标准单元库贯穿于数字集成电路自动化设计的整个流程。标准单元库作为数字集成电路设计的基础，其性能的好坏对电路的设计有着直接的影响。随着功耗成为集成电路设计者面临的又一挑战，设计低功耗的标准单元库对降低集成电路的功耗有着重要的作用。目前所公开的标准单元库大多是针对基于“与(AND)”、“或(OR)”、“非(INV)”运算集的传统布尔（Traditional Boolean，TB)逻辑实现电路设计的。事实上，数字集成电路也可以采用基于“与/异或(AND/XOR)”的Reed-Muller(RM)逻辑来实现，逻辑综合时也需要相应的低功耗标准单元库。这是由于研究表明，统计地说50％的电路采用 RM逻辑来实现，可在面积、功耗和速度方面得到明显的改进。事实上，大多数电路可以通过 TB逻辑和 RM逻辑一起设计实现，因此设计这两种逻辑相结合的双逻辑的低功耗标准单元库，对于设计出功耗更低、性能更好的芯片具有积极的意义。本文根据课题的内容可以分为下面几个部分：
　　1、研究与分析已发表的3输入 AND/XOR门的优缺点，基于传输门逻辑和混合 CMOS逻辑，设计了两种低能耗的3输入 AND/XOR门电路；
　　2、基于130nm CMOS工艺，对库单元的版图进行全定制设计。为了节省更多的布线资源，标准单元设计只采用金属一层；另一方面，设置垂直方向 PIN脚网格和水平方向 PIN脚网格的间距分别为0.41um和0.46um，高度统一为3.69um，宽度为水平方向 PIN脚网格间距的整数倍；
　　3、布局布线库的设计。采用 Cadence公司的Abstract generator软件对单元版图信息，特别是金属层和PIN脚的信息进行抽取；
　　4、时序库的设计。采用 Liberty NCX调用 Hspice工具对单元的带寄生参数的网表进行仿真，并生成 liberty格式的时序库。
　　在标准单元库的各库模型和文件设计完成后，分别对 RM 逻辑单元和各种库文件进行验证。首先设计一个主要由 AND 门、XOR 门构成的小规模组合电路，分别用双逻辑的标准单元库和 TB 逻辑的标准单元库设计，以验证AND/XOR单元能否能成功进行逻辑映射以及降低功耗。再设计一个 8*8位的无符号乘法器，从 RTL 到 GDSII(Graphic Design System II)的整个设计过程中，检验本文所设计的双逻辑的低功耗标准单元库的各文件的兼容性和正确性。

目录

声明

引言

1 绪论

1.1 低功耗设计的研究背景和意义

1.2 基于双逻辑设计标准单元库的重要性

1.3 本文的研究内容与结构

2 功耗来源以及功耗的减小技术

2.1 功耗组成

2.2 功耗减小技术的发展现状

2.3 本章小结

3 RM逻辑基本复合门电路的设计

3.1 已发表的AND/XOR门电路

3.2 基于传输门逻辑的3输入AND/XOR门电路设计

3.3 基于混合CMOS逻辑的3输入AND/XOR门电路设计

3.4 本章小结

4 标准单元库的设计

4.1 标准单元

4.2 标准单元设计的技术文件

4.3 标准单元库的设计方法

4.4 本章小结

5 双逻辑的低功耗标准单元库的验证

5.1 低功耗标准RM单元的验证

5.2 双逻辑的标准单元库的库文件验证

5.3 本章小结

6 总结

参考文献

在 学 研 究 成 果

致谢