4T有源像素图像拖影消除的工艺模拟与器件仿真

摘要

CMOS图像传感器是半导体行业发展非常迅速的一个重要分支。随着CMOS工艺的不断进步,CMOS图像传感器的性能不断增强,具备了与CCD图像传感器竞争的实力,被广泛应用到数码电子产品、医疗设备、工业监控等社会生活和工业生产的方方面面,市场前景广阔。
　　 作为当前CMOS图像传感器的主流像素结构-四管有源像素(又称钳位二极管像素),很好的抑制了像素的表面暗电流和复位噪声,实现了真正意义上的相关双采样,对于设计高性能、低噪声CMOS图像传感器具有重要意义。然而,由于CMOS图像传感器的工作电压在2.5V～3.3V之间,远远低于CCD图像传感器,加之实际像素制造过程中一些非理想效应如掺杂分布不均匀、晶体缺陷或污染等问题造成的陷阱能级以及电势偏差(下陷或势垒),因此光生信号电荷从钳位二极管区(PPD)向存储节点区(FD)传输的过程中容易发生不完全电荷传输,滞留在PD区的残余电荷就会产生图像拖影。因此,在当前的CMOS工艺条件下,如何设计像素结构来消除CMOS图像传感器中的图像拖影就显得非常重要。
　　 本文利用工艺／器件仿真工具ISE-TCAD,研究了四管CMOS图像传感器像素中的图像拖影,对其中的信号电荷传输过程进行了建模,并从工艺角度对图像拖影进行了优化。首先,通过对四管CMOS图像传感器像素噪声的分析与研究,借助于钳位光电二极管、传输管与存储节点间的势阱结构变化,给出了一种测试钳位二极管夹断电压(Pinch-off voltage)的方法,实验测得的夹断电压值对于如何设计PPD结构以提高电荷传输效率具有重要意义。接着论文从工艺仿真角度出发,从包括传输栅(TG)沟道阈值电压注入调整,钳位光电二极管(PPD)N型杂质的注入剂量和注入角度调整,以及确保信号电荷转移的传输门电压几个方面分别对图像拖影进行了仿真优化,并最终设计了一个较优的pinned像素电荷传输单元(PPD、TG和FD),得到了该传输单元的最优工艺状态及工作条件:传输栅沟道注入剂量7.0e+12 cm-2,光电二极管N型杂质注入剂量3.0e+12 cm-2,注入角度-2°,传输电压3.4V时,该像素的图像拖影达到最小值。论文给出的研究方法和仿真结果对设计微光高性能CMOS图像传感器的像素结构提供了一定的指导意义。