基于ARM的二取二安全型联锁计算机的研究与设计

摘要

随着铁路运输朝着高密、重载及高速的方向发展，既有的车站铁路信号联锁装置已无法适应铁路信号对可靠性与故障——安全性的更高要求。70年代末期新型微处理器的出现，激励人们以微型计算机为核心构成计算机联锁系统。 而近几年中一种新的冗余技术在计算机联锁系统中得以推广和应用，这就是二乘(二取二)计算机联锁系统，该系统从系统硬件结构、故障——安全性、网络通信等方面都注入了全新的设计思想和设计方法，尤其使区域计算机联锁和调度集中更易于实现。 在20世纪末，随着32位RISC微处理器技术的应用发展，改变了以往嵌入式系统设计的格局。并且以其外围电路设计简单、性能强大、成本低廉、低功耗等，冲击着以往以x86为核心的嵌入式系统，而成为目前设计的焦点。 本文的研究目标是设计和实现二乘(二取二)计算机联锁系统的核心部分基于ARMRISC微处理器的二取二安全型联锁计算机，移植UC/OS-Ⅱ嵌入式实时操作系统于其上，并结合工程实践和实际应用需求，对ARM应用系统及其相关技术进行理论研究和探索。 本课题着眼于硬件、软件两大部分来实现以上功能，硬件部分是研制以ARM处理器为主控芯片的二二取二安全型CPU板，构建基于ARM处理器的最小系统、RS-232/422串行通信接口、网络接口、精简ISA总线等其它外围电路。软件方面主要是定制优秀的嵌入式实时操作系统uC/OS-Ⅱ、实现加载引导程序和网卡设备驱动程序等。

目录

文摘

英文文摘

第一章绪论

第二章二乘(二取二)计算机联锁系统介绍

第三章嵌入式系统设计简介

第四章二取二安全型联锁计算机硬件平台的构建

第五章二取二安全型联锁计算机软件平台的设计

第六章系统调试与评测

第七章总结与展望

参考文献

致谢

攻读学位期间参加的研究开发工作