薄漂移区横向高压器件耐压模型及新结构

摘要

横向高压器件是高压集成电路的关键器件，受到了众多学者深入的研究。随着半导体技术的快速发展，功率器件和常规低压器件等比例减小。由于漂移区电场的二维本质，一维模型不能深入揭示其物理机理。对于采用终端技术的高压器件，由于边界条件的复杂使二维模型求解困难，因此反映横向和纵向电场耦合作用的电场和击穿电压模型亟待建立。高压器件中击穿电压和导通电阻之间的折衷关系，是众多器件设计者研究的热点。设计具有与CMOS工艺兼容的薄漂移区高压器件是功率半导体技术的—个重要发展方向。 本文研究了薄漂移区高压器件的二维耐压模型和改善击穿电压和导通电阻折衷关系的新结构。首次提出了薄漂移区D-RESURF器件二维表面电场模型和薄漂移区阶梯掺杂器件耐压模型。提出三种高压器件新结构：薄型双漂移区高压器件、P埋层低掺杂漏SOI高压器件和双面阶梯埋氧层PSOI高压器件，并进行部分实验研制。 基于Poisson方程，建立表面注入Pb区D-RESURF器件二维表面电场模型。随着漂移区的减薄，纵向电场对表面电场的调制作用显著增强。基于该模型，分析结构参数对表面电场和纵向电场耦合作用的影响，给出获得最大击穿电压和最小导通电阻的优化条件，计算了漂移区厚度和长度与击穿电压的关系。在理论的指导下，成功研制了900VD-RESURF器件。提出漂移区不完全耗尽型S-RESURF器件二维耐压模型，分析器件分别在PbidtNe结、N+Ne结和体内PN结发生击穿的情况。在满足最优表面电场条件下，导出反映电荷共享效应的二维RESURF判据。 建立薄漂移区阶梯掺杂器件二维耐压模型。由于横向电场相互耦合，在不同掺杂区界面处产生新的电场峰。在纵向电场的耦合作用下，电场峰值降低，漂移区表面电场趋于均匀。借助此模型，研究了结构参数对漂移区电荷共享效应的影响，给出了器件参数之间的优化关系。表面阶梯掺杂器件正向导通电流大部分流经表面，导通电阻降低。阶梯掺杂漂移区器件改善了器件在导通电阻和击穿电压之间的折衷关系，且具有较好的工艺容差。 提出薄型双漂移区结构。由于表面注入Nˉ层掺杂浓度较高，漏电流绝大部分流经表面，使导通电阻下降。在沟道区下方采用P离子注入埋层，改善漂移区电场分布，P埋层电场的调制作用在表面电场中引入新的电场峰，使表面电场分布均匀。在漂移区掺杂剂量相同的情况下，随着表面N层厚度的降低和掺杂浓度的提高，导通电流显著增大。结果表明：薄型双漂移区器件较常规器件击穿电压提高16％，导通电阻下降24％。 在低掺杂漏SOI器件的N型漂移区中部注入P埋层形成BLD SOI器件。在埋氧层纵向电场和埋层附加电场的调制下，沟道边缘表面电场降低，优化漂移区浓度增大，导通电阻显著下降。在漏极引入低掺杂漏区，缓解了漏结的曲率效应，击穿电压增大。结果表明：埋层低掺杂漏SOI结构较常规SOI器件击穿电压提高29％，导通电阻下降22％。在理论的指导下，实验研制了超过700V的SOI高压器件。 提出双面阶梯埋氧层部分SOI高压器件结构，称为DSB PSOI。双面阶梯埋氧层的附加电场对表面电场的调制作用使表面电场达到近似理想的均匀分布；耗尽层通过源极下硅窗口向硅衬底扩展，埋氧层中纵向电场加强，提高了击穿电压，且缓解了自热效应。获得器件结构参数间二维的优化关系。结果表明：在保持导通电阻较低的情况下，双面阶梯埋氧层部分SOI结构击穿电压较常规SOI器件提高58％，温度降低10-30K。

目录

文摘

英文文摘

声明

第一章 绪论

1.1功率MOSFET发展

1.2高压器件设计技术

1.2.1常用终端技术

1.2.2 RESURF技术

1.2.3 Super Junction

1.3硅基耐压模型研究与进展

1.3.1硅基结构的耐压模型

1.3.2待解决的问题

1.4本文的主要工作

第二章 薄漂移区D-RESuRF器件二维电场模型

2.1引言

2.2 D-RESURF器件结构与模型

2.2.1 D-REStJRF结构和一维电场模型

2.2.2 D-RESURF器件二维电场模型

2.2.3结果与讨论

2.3不完全耗尽型S-RESURF器件耐压模型

2.3.1 S-RESURF器件一维耐压模型

2.3.2 S-RESURF器件二维耐压模型

2.3.3结果与讨论

2.4.高压D-RESURF器件实验研制

2.4.1高压器件工艺设计与优化

2.4.2实验结果与分析

2.5本章小结

第三章 薄漂移区阶梯掺杂高压器件耐压模型

3.1引言

3.2薄漂移区阶梯掺杂器件结构与模型

3.2.1薄漂移区阶梯掺杂器件结构

3.2.2薄漂移区阶梯掺杂器件耐压模型

3.2.3结果与讨论

3.3横向变掺杂器件工艺设计

3.4表面阶梯N层高压器件

3.4.1表面阶梯N层器件结构

3.4.2表面阶梯N层器件结果分析

3.5本章小结

第四章 薄型双漂移区横向高压器件研究

4.1引言

4.2薄型双漂移区LDMOS结构

4.3薄型双漂移区LDMOS结果分析

4.3.1埋层对击穿电压和导通电流的影响

4.3.2双漂移区器件结构优化与分析

4.4本章小结

第五章 薄漂移区SOI器件新结构与耐压模型

5.1引言

5.2埋层低掺杂漏SOI器件

5.2.1 BLD SOI结构

5.2.2 BLD SOI器件一维分析

5.2.3 BLD SOI器件结果分析

5.3双面阶梯埋氧层部分SOI新结构

5.3.1 DSB PSOI结构

5.3.2 DSB PSOI器件结果分析

5.4 SOI高压器件实验研制

5.4.1 SOI高压器件优化

5.4.2 SOI高压器件实验研制

5.5本章小结

第六章 总结

6.1总结

6.2进一步研究工作

致谢

参考文献

读博期间取得的研究成果