基于高速LVDS的串并转换电路设计与研究

摘要

随着信息技术的发展，数据量越来越大，传统的I/O接口由于自身的限制越来越不能满足现实需求。低压差分信号传输技术(Low Voltage Differential Signaling，LVDS)具有低噪声、低功耗、高可靠、节省成本和强集成能力等优点，因此成为了解决I/O接口问题的一种新技术。
　　 本文基于ANSI/TIA/EIA-644标准，研究了基于高速LVDS的串并转换电路。在此基础上，根据功能将其分为LVDS接收电路和串并转换电路两个主要模块。
　　 在LVDS接收电路中，通过ESD保护电路、轨对轨放大电路、迟滞比较电路、整形缓冲电路和失效保护电路的设计，完成了将2.5Gbps的LVDS信号转化为CMOS信号的工作。仿真结果表明，整个LVDS接收电路的延时为0.45ns，上升时间为0.04ns，下降时间为0.03ns，占空比为37∶36，满足设计要求。
　　 在串并转换电路中，为了满足高速和低时钟的要求，采用一种树型结构和移位寄存器结构级联的串并转换电路。通过占空比为1∶4的5分频器、树型结构串并转换电路和移位寄存器结构串并转换电路的设计，将1路2.5Gbps的数据转化为10路250Mbps的数据。仿真结果表明，整个串并转换电路的功能正确，满足设计要求。
　　 此外，本文在版图方面进行了研究，对匹配、串扰、噪声、寄生效应、闩锁效应和天线效应分别进行了论述，给出相应的解决办法。并基于1P8M0.13μmCMOS工艺，采用全定制完成了版图设计。LVDS接收电路版图面积为74×96μm2，满足I/O标准；串并转换电路版图面积为80×83μm2。后仿真结果表明，本文设计的串并转换电路满足要求。

目录

文摘

英文文摘

声明

第一章绪论

1.1研究背景及意义

1.2国内外研究现状

1.2.1国外研究现状

1.2.2国内研究现状

1.3论文的主要工作

1.4论文的结构

第二章LVDS相关理论

2.1 I/O工作原理

2.2 LVDS简介

2.3 LVDS的优点

第三章电路设计与仿真

3.1整体电路结构

3.2 LVDS接收电路设计

3.2.1 ESD保护电路设计

3.2.2轨对轨放大电路设计

3.2.3迟滞比较电路设计

3.2.4整形缓冲电路设计

3.2.5失效保护电路设计

3.2.6整个LVDS接收电路仿真

3.3串并转换电路设计

3.3.1占空比1：4的5分频器的设计

3.3.2树型结构串并转换电路设计

3.3.3移位寄存器结构的串并转换电路

3.3.4整个串并转换电路仿真

第四章版图设计与验证

4.1版图设计

4.1.1规则

4.1.2流程

4.1.3注意问题

4.1.4具体考虑因素

4.2整体电路版图

4.2.1模块划分

4.2.2 INDS接收电路版图

4.2.3串并转换电路版图

4.3版图验证

4.3.1占空比1：4的5分频器后仿

4.3.2树型结构串并转换电路后仿

4.3.3移位寄存器结构串并转换电路后仿

4.3.4整个串并转换电路后仿

第五章结束语

致谢

参考文献

攻硕期间取得的研究成果