基于55nm工艺的16bit SAR ADC研究与设计

摘要

随着科学技术的不断发展，很多由模拟方式来实现功能的模块都逐渐转换为数字的方式实现，因此必须通过模数转换器(ADC)将模拟量转换为数字量。除此之外，在电池供电设备、数据采集系统、医疗仪器以及地震数据采集系统等设备中需要对相关的模拟信号进行精确的处理，因此市场对高精度ADC的需求不断增加。与其他类型的ADC相比，16 bit逐次逼近型ADC（SAR ADC）具有很大的优势，其在功耗、转换精度以及设计复杂度之间的存在良好的折中，被应用于越来越多的领域。本文基于55nm CMOS工艺的基础上，设计了一款16 bit高精度SAR ADC。
　　首先，应用Matlab软件对本文提出的16 bit SAR ADC进行系统建模仿真，验证了结构的正确性。行为级建模仿真是在较为理想的条件下的建模，实际上 SAR ADC中存在着一些非理想因素，因此要将这些非理想因素加入到SAR ADC的行为级模型中。主要包含DAC中电容阵列失配和kT/C噪声，前置放大电路和可再生锁存器的失调电压以及等效输入噪声的影响等。将这些非理想部分加入到 SAR ADC行为级模型中进行仿真验证，得到系统对各个非理想因素的容忍范围，用来帮助确定一些模块的设计指标。
　　其次，本文针对SAR ADC中的各个模块逐个进行了分析与设计，主要包括基准模块、高精度比较器模块、DAC电容阵列、开关模块以及数字逻辑模块。其中，为实现高精度的比较器，本文采用的结构为三级前置放大电路加可再生锁存比较器，来提高比较器的比较精度；将“Split ADC”的校正技术加入到SAR ADC的设计中，来减小电容的失配；线性度是很关键的问题，因此采用可以固定栅压的自举开关技术，改善采样的线性度问题。
　　最后，基于55nm CMOS工艺对本所文设计的16 bit SAR ADC进行电路级仿真。仿真结果表明，采样频率为250 KHz SAR ADC的SNR为91.8 dB，SFDR为116.3 dB，ENOB为14.96 bit，其中SNR、SFDR、ENOB分别表示为ADC的信号噪声比、无杂散动态范围以及有效位数等动态性能。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究背景及意义

1.2 研究现状及发展趋向

1.3 本文的主要工作及创新点

1.4 论文组织结构

第二章 模数转换器概述

2.1 模数转换器基本原理

2.2 ADC主要性能参数

2.3 ADC的基本结构简介

2.4 本章小结

第三章 16bit逐次逼近型ADC的原理分析

3.1 SAR ADC的工作原理

3.2 高精度DAC模块

3.3 高精度比较器模块

3.4 误差校正技术

3.5 其它影响因素

3.6 本章小结

第四章 16bit 逐次逼近型ADC的建模仿真

4.1 16bit SAR ADC的Matlab整体架构建模

4.2 16bit SAR ADC非理想因素仿真

4.3 本章小结

第五章 关键单元模块设计以及整体性能仿真

5.1 带隙基准的的设计

5.2 DAC电容阵列设计

5.3 高精度比较器的设计

5.4 开关电路设计

5.5 数字控制模块设计

5.6 整体性能仿真验证

5.7 本章小结

第六章 结 论

6.1 本文的主要工作和贡献

6.2 后续工作展望

致谢

参考文献

攻读硕士学位期间取得的成果