一种超薄SOI横向高压器件的研究与设计

摘要

SOI(Silicone On Insulator)即绝缘体上的硅具有漏电小、速度快、功耗低的优点，是集成电路的重要发展方向。但是，SOI高压器件在高压方面的应用仍然受着器件纵向耐压的限制，并且在探索高耐压的同时往往会使器件的比导增大。本文针对横向高压器件存在的耐压与比导的矛盾关系，根据SOI介质场增强普适理论，加上超结、线性变掺杂技术、场板技术等基本原理，研究设计了高压器件。
　　本研究主要内容包括：⑴在本结构中，N型漂移区分为两段：靠近漏端区域采用部分超薄顶层硅，厚度为0.14μm，采用薄硅层可以提高SOI器件的纵向击穿电压；在靠近源端区域并不需要承受太高的耐压，因此采用厚SOI层，厚度为1μm，硅层厚度增大，为开态电流提供更广阔的电流路径，从而降低器件的比导通电阻。并且，对超薄顶层硅和厚SOI层分别采用横向线性变掺杂技术，由于厚SOI层区域的硅层厚度和平均表面电场强度均要小于薄硅层，所以其漂移区的浓度和梯度均低于超薄顶层硅，更好的调制各自的表面电场分布，同时产生额外的电荷来消除衬底辅助耗尽效应。最后，本结构设计了两层源级场板，与衬底形成对称结构，分别辅助耗尽漂移区，进一步增大漂移区的掺杂浓度，降低比导。采用Tsuprem4工艺仿真优化器件参数，漂移区长度为75μm和65μm的部分超薄SOI LDMOS得到的最高耐压为959V和796V。然后，设计工艺流程和版图，流片，测试。测试结果为，漂移区长度为75μm和65μm的部分超薄SOI LDMOS最高耐压分别为977V、888V。⑵在上面结构的厚硅层区叠加上超结，利用漂移区线性变掺杂技术消除衬底辅助效应引起的电荷非平衡现象，将 SOI介质场增强理论和超结结合在一起，在不影响器件耐压的同时进一步降低比导。采用Tsuprem4工艺仿真优化器件参数，设计工艺流程，在版图绘制中通过设计超结的形貌优化超结带来的影响，最后进行了流片和测试。测试结果为，漂移区长度为75μm和65μm的部分超结SOI LDMOS最高耐压分别为970V、886V。与第一种结构测试结果相比可得，加入超结并没影响器件耐压。

目录

声明

第一章 绪 论

1.1 SOI技术介绍

1.2 SOI高压器件的国内外动态

1.3 横向超结功率器件的发展

1.4 论文的研究意义和内容

第二章 SOI横向高压器件的耐压机理

2.1 引言

2.2 SOI高压器件耐压机理

2.3 结终端技术

2.4 本章小结

第三章 部分超薄SOI LDMOS新结构

3.1 引言

3.2 部分超薄SOI LDMOS新结构及原理

3.3 器件仿真结果与分析

3.4 器件工艺设计流程与版图设计

3.5 器件的测试与分析

3.6 本章小结

第四章 部分超结薄层SOI LDMOS

4.1 引言

4.2 部分超结薄层SOI LDMOS新结构及其机理

4.3 部分超结薄层SOI LDMOS仿真结果与分析

4.4 部分超结器件工艺流程与版图设计

4.5 测试与分析

4.6 本章小结

第五章 总结

致谢

参考文献

攻读硕士学位期间取得的成果