基于JESD204B的高速采集模块设计与实现

摘要

为了满足越来越普遍的宽带采样需求，ADC的采样速率也随之不断提高，与此同时，为了满足各类电子系统对处理动态范围的要求，其分辨率也在不断提升，由此带来采样器件与逻辑处理器件之间的数据传输速率越来越高，这使得传统的接口技术（CMOS和LVDS）无法满足数据转换器和逻辑器件之间的数据传输要求。JESD204B是一种新的高速转换器至逻辑处理器件间的接口标准，提供了高性能、低功耗、可灵活配置的接口解决方案。随着转换器的速度和分辨率不断提升，更多的数据转换器将选择JESD204B接口作为数据输出接口。 本文针对某宽带综合一体化系统设计高速采集模块，该模块主要完成高速数据采集并完成数字信号预处理，涉及到的主要技术是ADC芯片与FPGA芯片之间的JESD20B传输技术和多通道数字下变频技术。本文首先详细分析了JESD204B接口协议，然后根据设计需求设计了高速采集模块总体方案，然后对数字下变频设计和JESD204B接口进行设计，最后对设计情况进行了测试。 通过测试验证了高速采集模块上的JESD204B接口传输性能和多通道数字下变频的工作性能，其中JESD204B传输链路的通道数量为4，单通道传输速率为4Gbps，链路有效传输速率为11.2Gbps，通过实际数据采集验证其工作参数指标满足设计要求。多通道数字下变频部分实现了两个3通道数字下变频器设计，将两路400MHz采样率的高速采集数据，分别下变频至10MSPS、20MSPS和40MSPS数据率的3个基带数据通道。通过实际测试，数字下变频器的工作参数指标满足设计要求。

目录

声明

第一章 绪论

1.1 高速采集模块背景

1.2 本文主要工作

1.3 本文的结构安排

第二章 JESD204B接口技术研究

2.1 JESD204B发展介绍

2.2 JESD204B应用层

2.3 JESD204B传输层

2.4 JESD204B数据链路层

2.5 JESD204B物理层

2.6 JESD204B确定性延迟

2.7 本章小结

第三章 高速采集模块方案设计

3.1 需求分析

3.2 总体方案设计

3.3 详细方案设计

3.4 本章小结

第四章 JESD204B接口设计

4.1 ADC端JESD204B接口设计

4.2 FPGA端JESD204B接口设计

4.3 接口仿真

4.4 本章小结

第五章 多通道数字下变频设计

5.1 数字下变频原理

5.2数字下变频设计

5.3 本章小结

第六章 测试与验证

6.1 高速采集模块硬件

6.2 模块测试

6.3 本章小结

第七章 总结及展望

7.1 本文主要工作

7.2 下一步工作展望

致谢

参考文献

攻硕期间取得的研究成果