基于FPGA的JPEG2000图像压缩系统的研究与实现

摘要

随着网络技术的发展和无线通信的普及，在传输或存储影像资料时，必须对其进行高效的压缩处理，这不仅能缩短传输的时间，而且能减少储存所需要的存储空间。JPEG(Joint Photographic Expert Group)是目前使用最普遍的静态影像压缩标准，在处理一般的图像资料时最大可以达到20倍的压缩比，并且还能保持相当程度的图像品质。但随着科技的发展，使用者对图像品质和压缩比有着更高的需求，JPEG压缩标准已经渐渐不能满足时代的发展，而2000年提出的JPEG2000是最新也是最先进的图像压缩标准，相比JPEG标准，它具有更高的压缩效率，并且能支持更多实用的功能，例如同时进行无损和有损压缩、更好的图像品质、更低的误码率、渐进式显示等。JPEG2000标准得未来应用很广泛，例如数字相机、数字图书馆、视频监控以及智能手机等，使得JPEG2000成为目前最热门的压缩标准。但是JPEG2000系统中的各个模块都较为复杂和耗时，需要我们对其进行深入研究和优化实现。
　　 本文首先研究了JPEG2000标准的第一部分，详细分析了JPEG2000编码系统中的各个编码模块，重点对核心算法离散小波变换、位平面编码和算术编码进行了研究和优化。在实时图像编码系统中，小波变换需要较大的计算量，并需要大量的存储空间，不利于高速和低功耗要求的硬件实现。本文设计了一种基于流水线处理的二维5/3小波变换的硬件处理结构，该结构通过在列变换和行变换之间加入缓存器模块，保证了流水线的正常工作，采用多个数据并行输入的调度方式，极大地提高了模块的处理速度。
　　 在整个JPEG2000系统中，EBCOT算法最为复杂，其处理时间通常占到整个JPEG2000核心算法的50％以上。因此，EBCOT算法成为JPEG2000压缩系统设计的瓶颈。本文针对位平面编码采用了一种基于列的编码处理方式来设计位平面编码器的VLSL结构，提出了在一个时钟周期内对一个位平面全部数据进行编码的方式，大大提升了编码速度;针对算术编码，提出了一种基于三级流水线的JPEG2000算术编码器结构，降低了编码复杂度，合理地分配了每个模块的工作进程，提高了编码速度。
　　 最后使用Verilog硬件描述语言分别对三个部分的硬件实现方案进行RTL级描述，并对其进行仿真和综合，结果表明了硬件设计的正确性。

目录

声明

摘要

第1章 引言

1．1 课题背景

1．2 JPEG2000标准的特性

1．3 课题的来源及意义

1．4 本文的主要研究内容

第2章 JPEG2000系统概述

2．1 图像预处理

2．1．1 样本数据划分

2．1．2 直流电平(DC)层进

2．1．3 图像彩色分量变换

2．2 离散小波变换(DWT)

2．3 量化

2．3 EBCOT

2．4．1 Tier-1编码

2．4．2 码流组织(Tier-2)

2．5 小结

第3章 小波变换的VLSI实现

3．1 软件处理流程概述

3．2 小波变换的研究和VLSI设计

3．2．1 连续小波变换(CWT)

3．2．2 离散小波变换

3．2．3 提升式结构(Lifting Scheme)

3．2．4 二维小波变换

3．3 离散小波变换的VLSI设计

3．3．1 一维小波变换的硬件设计

3．3．2 图像数据的调度

3．3．3 二维离散小波变换的VLSI设计

3．4 二维离散小波变换硬件设计的仿真和验证

3．5 本章小结

第4章 位平面编码器的VLSI实现

4．1 EBCOT中的码块编码

4．2 位平面编码的四种编码算法

4．2．1 零编码(Zero coding)

4．2．2 极性编码(Sign coding)

4．2．3 量值细化编码(Magnitude refinement coding)

4．2．4 清理编码(Clean coding)

4．3 位平面编码的三个编码通道

4．3．1 有效传播通道(Significance propagation pass)

4．3．2 量值细化通道(magnitude refinement pass)

4．3．3 清理通道(cleanup pass)

4．4 位平面编码器的VLSI设计

4．4．1 存储器

4．4．2 控制器

4．4．3 条带列逻辑

4．5 系统仿真与验证

4．7 本章小结

第5章 算术编码器的VLSI实现

5．1 MQ-coder编码流程

5．1．1 寄存器模块

5．1．2 初始化模块

5．1．3 编码模块

5．1．4 归一化(RENORM)模块

5．1．5 编码输出(BYTEOUT)模块

5．1．6 编码终止(FLUSH)模块

5．2 概率估计表

5．3 MQ-coder的硬件设计

5．3．1 寄存器更新模块

5．3．2 编码预测模块

5．4 MQ编码器的FPGA仿真和综合

5．5 本章小结

总结与展望

致谢

参考文献

攻读学位期间取得学术成果