多制式CMOS集成RF接收器中的高线性、低噪声、低功耗基带滤波器的设计

摘要

本文主要有两个目的：一是为集成射频接收器设计基带滤波器，尽量降低噪声，功耗，实现高线性性能，降低接收器的成本和体积。二是可以适用于GSM和DECT两种制式。本文所设计的基带滤波器用于双步转换宽带中频射频（WBIFDC）接收器结构中，在接收器中夹在混频器和 调制器中间，它的功能主要有削减大的相邻信号块；执行抗混频；增益可变以适应RF前端不同的增益需求；降低对后续结构的噪声要求。本课题所设计的基带滤波器完整的电路结构主要由一个可变增益放大器（VGA），三阶低通滤波器和一个缓冲器组成。三阶低通滤波器由一个一阶RC滤波器和一个二阶全差分Sallen Key滤波器完成。混频器输出紧跟着RC滤波器，实现第一个极点，削减GSM最大的信号块（3MHz的信号块）。接着是全差分可变增益放大器（VGA），增益变化范围是6dB-18dB，对信号进行放大。在VGA之后是全差分二阶Sallen-Key滤波器，完成滤波和抗混频。最后一级是全差分缓冲器，用于驱动 调制器的采样网络。在设计全差分Sallen-Key滤波器和全差分缓冲器时，采用DDA电路，这样比用两个OTA节省功耗。本课题所设计的基带滤波器经仿真所得动态范围为91.2dB(GSM)、80dB(DECT)。仿真所得IIP3是26dBV。最终用0.35μM的CMOS工艺实现，电源电压为3V，功耗约为47mW。