首页> 中文学位 >板级BIT的设计与实现
【6h】

板级BIT的设计与实现

代理获取

目录

1 绪 论

2 BIT技术研究与设计思想

3 板级功能电路的故障分析与BIT方法

4 CPU模块的BIT系统设计

5 BIT系统的验证试验

6 总结与展望

参考文献

致 谢

作者攻读学位期间发表的论文

论文说明:符号说明

声明

展开▼

摘要

随着电子技术的快速发展,大量新技术不断应用到航空电子系统上,使得机载设备的功能、性能日趋强大。然而,伴随系统集成度和复杂度的提升,航电系统的检测与维护技术也面临着极大挑战。大量新技术的使用使得航电系统在生产和外场排故中变得非常困难。尤其是针对板级的维修,信号和功能的检测与验证难度大大增加,故障定位很难,工作人员不得不投入大量的时间用于测试,不但效率不高,而且容易误判。因此,人们希望通过在板级功能电路中内建机内自检测(BIT)环节来改善板级功能电路的可测试性。于是,板级BIT的设计越来越受到人们的重视。
   本文主要针对航电系统的板级BIT进行了设计和实现,主要以增强板级BIT的检测能力,提高故障定位的准确度为出发点,从三个角度对板级BIT进行了详细设计:
   其一,从板级功能电路的分析角度。以某型CPU模块的功能电路作为故障分析对象,采用故障建模思想,对一类功能电路从故障原理上展开分析,通过归纳该类故障的特征构建故障模型,设计出适合板级BIT的测试方法,具有较强的针对性,增强了对该类故障的检测能力。同时,由于测试方法并不局限于某一个故障而是针对一类故障,因此,该测试方法还具有较强的通用性。
   其二,从BIT系统的架构设计角度。改变了常规BIT系统围绕模块主处理器设计的模式,采用了增设模块支持单元(MSU)的方法实现了BIT系统的分布式与分层次设计。MSU负责管理与控制整个BIT系统的工作,实时监测、记录与汇总各组成单元的软、硬件故障信息,不仅覆盖了电路工作的电气特性和软件工作的功能特性,而且能够对支持边界扫描测试的超大规模集成电路(VLSI)的连接特性进行自检测,扩大了BIT的检测范围,增强了BIT的检测能力,在信息综合的基础上实现了故障定位。采用该设计模式还能降低主处理单元BIT设计的复杂度,达到解耦的目的。
   其三,从故障定位的角度。采用了故障树技术,将板级功能电路的故障关系用树状结构明确的表示出来。当BIT系统检测到故障时,通过在故障树中追溯与比较故障关系,利用排除法即可实现故障的准确定位。
   本文的关键技术主要有以下三点,并以CPU模块为例进行BIT系统的设计:
   1) 基于MSU的BIT系统的构建;
   2) 基于MSU的通用I/O口实现VLSI器件间的互连测试功能;
   3) 利用故障树实现板级BIT的故障定位。
   总之,本文在分析故障原理和故障模型的基础上,设计了具体的BIT测试方法。在测试性设计不超过功能设计10%的规定下,通过引入模块支持单元MSU的方式,在架构上改进了航电系统板级模块的可测试性设计,扩大了板级BIT系统的检测范围,增强了BIT系统的检测能力,利用故障树技术提高了故障定位的准确度。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号