40nm硅栅等离子体刻蚀工艺开发优化

摘要

作为40nm半导体制造工艺中要求最为严格的模块之一，栅刻蚀工艺面临着非常大的挑战，其中物理形貌，负载效应，线宽粗糙度和均匀性的控制尤为困难。本论文从这四个方面对40nm刻蚀工艺进行优化和研究。
　　首先，通过改变工艺集成方式，使得N型和P型掺杂多晶硅栅形貌的差异最小化，并在不同刻蚀步骤中，研究氧气，压力和物理轰击等参数的作用效果和机理；其次，通过建立的作用机理模型，利用等离子体处理和改变偏压功率等方法，将关键区域的CD(Critical dimension)变化值控制在2nm之内，减少 CD负载效应；另外，在确定线宽粗糙度量测方式后，评估和分析刻蚀气体类型，等离子体处理工艺和物理轰击对线粗糙度的影响，并提出有效的改善方法；最后，通过温度和压力等参数的优化，栅CD均匀性也远优于目标值。
　　本课题一方面开发出多晶硅栅刻蚀菜单，同时提出与实验结果吻合的作用机理模型。这些为更先进的刻蚀工艺研发奠定基础。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

1.1集成电路产业发展概述

1.2 半导体集成工艺介绍

1.3 等离子体工艺特性

1.4 栅模块工艺发展

1.5 研究现状及课题内容

第二章 40纳米栅工艺及设备

2.1 40纳米栅膜层结构及工艺特点

2.2 40纳米栅刻蚀设备

2.3 量测及分析设备

第三章 栅极形貌研究及改进

3.1引言

3.2 栅形貌面临的挑战

3.3 解决思路和方法

3.4 实验结果与分析

3.5 总结

第四章 全间距CD的研究及改进

4.1引言

4.2 CD负载效应面临的挑战

4.3.解决思路和方法

4.4实验结果与讨论

4.5.总结

第五章 线宽粗糙度研究及改进

5.1引言

5.2 栅线宽粗糙度面临的挑战

5.3 解决思路和方法

5.4 实验结果与分析

5.5 总结

第六章 栅极CD均匀性优化

6.1 引言

6.2 CD均匀性控制面临的挑战

6.3 解决思路和方法

6.4 实验结果与分析

6.5 总结

第七章 结束语

1) 物理形貌的优化研究

2) 通间距CD loading的减少

3) 线宽粗糙度的降低

4) CD均匀性的改善

参考文献

致谢

攻读硕士学位期间已发表或录用的论文