小数频率合成器中∑-△调制器的设计研究

摘要

随着通讯技术的发展，对信号源的要求越来越高。信号源必须要有宽的频率范围、极高的频率分辨率和频谱纯度。频率合成器是现代通讯技术的重要组成部分，广泛应用于通讯、雷达、精密仪器、高速计算机和导航系统中。 ∑-△调制的噪声整形特性应用于小数频率合成器中，与以前的模拟相位内差法相比较，有低的相位噪声，降低了杂散频率的影响。本文首先介绍了∑-△调制器的基本结构，分析了∑-△调制技术对噪声进行整形的基本原理及过采样率、∑-△调制器的阶数对整形效果的影响。然后叙述了小数频率合成器中小数杂散的抑制方法，指出∑-△调制是比较好的选择。随后研究了小数频率合成器中∑-△调制器的设计要求并给出了四种三阶∑-△调制器的输出功率谱密度的仿真，并且对每种结构都进行了详细的讨论。最后对FPGA进行了简单介绍，提出了∑-△调制器的设计方案并用FPGA实现。

目录

文摘

英文文摘

原创性声明及本论文使用授权说明

第一章绪论

1.1引言

1.2研究现状与存在的问题

1.3本文的主要研究工作

1.4论文内容概述

第二章∑-△调制器原理

2.1引言

2.2量化噪声及过采样技术

2.2.1量化噪声

2.2.2过采样技术

2.3∑-△调制器

2.3.1一阶∑-△调制器

2.3.2两阶∑-△调制器

2.3.3高阶∑-△调制器

2.3.4级联(MASH)结构的∑-△调制器

第三章小数频率合成器

3.1引言

3.2小数N频率合成器的工作原理与主要问题

3.3频率合成器中的几个概念

3.4∑-△小数频率合成器性能分析

第四章小数频率合成器中的∑-△调制器

4.1引言

4.2数字∑-△调制器的结构

4.2.1 MASH1-1-1

4.2.2 MASH1-2

4.2.3三阶单环负反馈

4.2.4三阶单环前向

4.2.5 小结

第五章可编程逻辑器件FPGA

5.1引言

5.2可编程逻辑器件FPGA的选择

5.3 APEX20K30E器件特点和功能

5.4 FPGA的设计流程

第六章∑-△调制器的设计及其FPGA实现

6.1引言

6.2数的表示方法

6.3加法器的位数设定

6.4量化器的设计

6.5反馈端的设计

6.6毛刺信号及其消除

6.7时钟设计

6.8清零信号

6.9 FPGA的实现

6.10小结

第七章总结

7.1所做的工作

7.2本文的新见解

7.3结束语

参考文献

作者在攻读学位期间公开发表的论文

致谢