并行VHDL模拟中动态负载平衡技术的研究与实现

摘要

在使用VHDL设计数字电路的过程中，模拟是非常重要的一个环节。模拟可以实时反馈设计结果，使用户发现设计中存在的问题。但是随着集成电路设计规模和复杂度的不断增长，传统的串行模拟方法日益成为设计中的瓶颈。并行VHDL模拟由于在提高模拟速度方面具有巨大的潜力，得到了越来越多的关注。学术界围绕如何提高并行VHDL模拟的性能展开了大量研究。模拟中的动态负载平衡技术由于能显著改善模拟性能，开始成为并行VHDL模拟中一个重要的研究领域。 本文介绍了并行VHDL模拟的原理和并行VHDL模拟的性能影响因素，并对和本文研究的动态负载平衡技术密切相关的时间偏差协议进行了论述。通过和静态划分算法相比较，本文指出了在并行VHDL模拟中使用动态负载平衡技术的必要性。作者对并行VHDL模拟中负载平衡的影响因素进行了分析，并阐述了当前的研究现状。 本文在对并行VHDL模拟的特殊性进行分析后，建立了一个动态负载平衡的模型。在此模型中，作者首先在分析传统的负载度量方法优劣的基础上，提出了一个新的模拟中负载的度量方法一模拟推进度(SimulationAdvanceProgress)。为了准确判断系统中的负载分布并做出负载调度的决定，此模型包括了一个基于标准偏差的动态负载平衡算法以完成上述功能。最后，动态负载平衡模型还包括一个运行中的负载迁移机制。该迁移机制就迁移方法、剩余相关性的问题分别提出了模拟对象组、消息存储池技术作为相应的解决办法。 作者在一个实际的并行VHDL模拟器的基础上，按照建立的动态负载平衡模型，实现了一个动态负载管理器，并对动态负载管理器的设计过程进行了阐述。最后，通过自行设计和开发的并行模拟平台，在上海大学自强2000高性能集群上，对动态负载管理器的功能进行了测试。实验结果表明作者提出的模拟推进度能较准确的度量负载，动态负载平衡算法和迁移机制也行之有效，能够平衡系统负载并改善模拟的性能。

目录

文摘

英文文摘

原创性声明和本论文使用授权说明

第1章前言

1.1电子设计自动化与VHDL语言

1.2并行VHDL模拟

1.2.1模拟的目的和作用

1.2.2逻辑模拟的主要内容

1.2.3并行方法在VHDL模拟中的应用

1.3动态负载平衡在并行VHDL模拟中的研究现状

1.4本文研究内容

第2章并行VHDL模拟系统的构成

2.1并行VHDL模拟器的整体结构

2.2并行VHDL模拟的性能影响因素

2.3并行编程模型

2.4前端编译模块

2.5并行模拟核

2.5.1时间偏差协议概述

2.5.2逻辑进程

2.5.3逻辑进程的同步语义规则

2.5.4局部控制机制

2.5.5全局控制机制

第3章动态负载平衡与静态划分的比较

3.1静态划分技术

3.1.1静态划分的基本概念

3.1.2 VHDL电路划分的原则

3.1.3常用静态划分算法

3.2采用动态负载平衡技术的必要性

3.3动态负载平衡技术

3.3.1动态负载平衡的概念

3.3.2影响负载平衡的各种因素

3.3.3基于PDES的动态负载平衡技术

第4章并行VHDL模拟中动态负载平衡模型的构建

4.1动态负载平衡模型的基本内容

4.2模拟中负载的度量方法

4.2.1处理器使用率

4.2.2局部虚拟时间

4.2.3模拟推进度

4.3动态负载平衡算法

4.3.1负载分布的判断

4.3.2负载的选择策略

4.4动态负载迁移机制

4.4.1迁移对象的粒度

4.4.2上下文数据的处理

4.4.3剩余相关性的处理

4.4.4负载迁移过程

第5章并行VHDL模拟中动态负载平衡的实现

5.1动态负载管理器的总体设计

5.1.1设计要求

5.1.2系统组成

5.1.3实现策略

5.2负载收集模块

5.2.1设计思想

5.2.2具体实现

5.3负载评估模块

5.3.1设计方法

5.3.2工作流程

5.4负载调度模块

5.4.1设计方法

5.4.2主要数据结构的定义

5.4.3模拟对象数据的迁移

5.4.4主要函数接口

5.5通信管理模块

5.5.1通信接口的设计与实现

5.5.2动态负载平衡中的消息种类

5.6参数设置模块

5.7定时管理模块

第6章实验与性能分析

6.1实验测试环境

6.1.1硬件测试平台

6.1.2并行逻辑模拟平台1.0

6.2基准测试电路

6.3测试目的

6.4动态负载平衡的性能分析

6.4.1模拟执行时间

6.4.2回退次数

6.4.3通信量

6.4.4迁移对象的数量及次数

6.5结论

第7章总结与展望

7.1工作总结

7.2进一步的研究方向

参考文献

作者攻读学位期间发表的论文

致 谢

附录A图索引

附录B项目验收相关材料