基于半速率线性鉴相器的时钟数据恢复电路的设计

摘要

该文介绍了时钟数据恢复（COR）电路的设计方法,并具体给出了一个2Gb/s的时钟数据恢复电路的设计.设计中采用了半速率线性鉴相器和差分放大器形式的电荷泵,使得该文的设计和传统的时钟数据恢复的设计有着显著的差别.对于某种给定的工艺可以设计出2倍于传统结构的速率的CDR电路.论文在介绍时钟数据恢复电路的设计流程和一般方法的基础上,给出了检验系统抖动峰值（jitter peaking）的方法,从而可以从理论上估计所设计系统的抖动峰值的大小.论文中的CDR电路采用了单环路结构,这在有些应用场合是不能达到令人满意的结果,因此可以在此基础上添加鉴频环路,使电路成为双环路结构,以提高系统的工作性能.同时随着应用要求的提高,压控振荡器的设计可以考虑采用LC振荡器来实现.

目录

文摘

英文文摘

第一章 引言

1.1锁相环的基本概念

1.2基于锁相环技术的时钟数据恢复电路

1.3论文实现目标

1.4论文内容安排

第二章 锁相环原理及设计

2.1锁相环原理

2.1.1锁相环的基本结构

2.1.2锁相环的锁定

2.1.3锁相环的工作区

2.1.4锁相环的动态特性

2.1.5锁相环的稳定性

2.1.6锁相环的噪声分析

2.1.7锁相环参数ξ,ωn,ωlpf和κpdκvco选取的综合考虑

2.2电荷泵锁相环

2.2.1电荷泵锁相环的提出及其基本结构

2.2.2电荷泵锁相环的单元电路

2.2.3电荷泵锁相环设计中的非理想情况

2.3锁相环的设计流程

2.4锁相环的应用

第三章 时钟数据恢复电路的设计

3.2半速率线性鉴相器的时钟数据恢复电路的设计

3.2.1系统结构特点

3.2.2环路的线性分析

3.2.3系统级设计

3.2.4电路级设计

第四章 电路及其模拟结果

4.1锁存器

4.2异或门

4.3鉴相器

4.4电荷泵

4.5压控振荡器

4.6整体仿真

第五章 结论

致谢

参考文献

声明