低功耗嵌入式微处理器的VLSI设计研究

摘要

随着集成电路制造技术的发展,芯片的速度和集成度不断提高,功耗密度显著增大,同时为了延长手持设备中电池的使用时间、降低芯片的封装及散热成本,必须在芯片设计时特别考虑功耗因素.嵌入式微处理器是SoC系统最核心的部分,它代表了数字集成电路设计的最高水平之一.因此低功耗嵌入式微处理器设计已成为集成电路设计一个重要的研究方向.该文在分析集成电路功耗构成的基础上,研究了常用低功耗设计方法,提出了该论文所使用的低功耗设计流程;通过常用指令集的比较,该文选择了优化的指令集,并设计了该32位嵌入式微处理器;在此基础上,重点研究了嵌入式微处理器的低功耗设计方法,包括系统级和结构级的低功耗设计;最后,该文给出了微处理器的验证以及实验结果.

目录

文摘

英文文摘

第一章绪论

1.1论文工作的背景和意义

1.2低功耗嵌入式微处理器设计研究现状

1.3论文工作及内容安排

第二章低功耗设计综述

2.1 CMOS集成电路功耗组成

2.1.1动态切换功耗

2.1.2短路电流功耗

2.1.3漏电流功耗

2.1.4静态电流功耗

2.2微处理器功耗度量

2.2.1微处理器的处理能力

2.2.2功耗度量

2.3低功耗设计方法概述

2.3.1系统级低功耗设计方法

2.3.2结构级低功耗设计方法

2.3.3逻辑级低功耗设计方法

2.3.4电路级低功耗设计方法

2.4本文的低功耗设计流程

2.5小结

第三章SRISC嵌入式微处理器概述

3.1 SRISC指令集的选择

3.2 SRISC简介

3.2.1 SRISC指令集

3.2.2 SRISC核的设计指标

3.2.3 SRISC流水线

3.2.4 SRISC其它主要特性

3.3 SRISC硬件系统结构

3.4 SRISC微处理器核的设计

3.4.1数据流程

3.4.2 SRISC核的控制部分

3.4.3内部寄存器

3.5 SRISC外围模块的设计

3.5.1内存管理单元MMU

3.5.2 Cache及Cache控制器

3.5.3总线接口单元BIU

3.5.4 EJTAG空制电路

3.6小结

第四章动态功耗管理技术

4.1 DPM简介

4.2 DPM技术的原理

4.2.1 DPM的建模

4.2.2 DPM中的预测技术及随机控制

4.2.3 DPM的硬件实现

4.3 SRISC中DPM技术的实现

4.3.1常用嵌入式微处理器中DPM技术

4.3.2 SRISC中动态变频技术

4.3.3 SRISC中多工作模式管理

4.4实验结果及分析

4.5小结

第五章运算单元的低功耗设计

5.1加法器的设计

5.1.1常用的加法器结构

5.1.2实验结果及分析

5.1.3 SRISC中的加法器结构

5.2乘法器的设计

5.2.1乘法器的原理及实现结构

5.2.2 SRISC中乘法器的低功耗设计

5.2.3实验结果及分析

5.3除法器的设计

5.3.1除法器原理

5.3.2基于双比特算法的除法器

5.3.3实验结果及分析

5.4小结

第六章控制及存储单元的低功耗设计

6.1操作数分离

6.1.1操作数分离技术原理

6.1.2操作数分离功耗评估

6.1.3 SRISC中操作数分离技术

6.1.4实验结果及分析

6.2指令译码器

6.2.1有限状态机的低功耗设计

6.2.2 SRISC指令译码器状态机简介

6.2.3指令译码器状态机的低功耗实现

6.2.4实验结果及分析

6.3高速缓存Cache

6.3.1 Cache概述

6.3.2 SRISC中Cache的设计

6.3.3实验结果及分析

6.4 小结

第七章SRISC的功能验证、演示系统设计及实现结果

7.1 SRISC的功能验证

7.1.1微处理器功能验证概述

7.1.2基于参考模型的验证方法

7.1.3基于应用程序的验证方法

7.1.4验证结果及分析

7.2基于SRISC的演示系统uCRISC

7.2.1 uCRISC系统硬件部分

7.2.2 uCRISC系统软件部分

7.3 SRISC及uCRISC的实现结果

7.3.1 SRISC实现结果及分析

7.3.2 uCRISC实现结果及分析

7.4小结

第八章总结与展望

参考文献

攻读博士学位期间发表论文

致谢

论文独创性声明及论文使用授权声明