纳米级工艺VLSI芯片低功耗物理设计研究

摘要

随着集成电路工艺技术的不断发展，晶体管的特征尺寸不断缩小，芯片单位面积上集成的晶体管数目越来越多。当晶体管的特征尺寸减小到纳米级时，一些超大规模集成电路(VLSI)芯片上集成的晶体管数目已高达上千亿门。同时，由于晶体管的特征尺寸不断缩小，其泄漏电流所引起的静态功耗急剧上升，使得功耗在现阶段的集成电路设计中已受到越来越多的关注。功耗会影响芯片的封装和成本，同时功耗的不断增加还会产生例如电迁移等一系列问题，从而使芯片的可靠性降低。这些因素使得集成电路设计者不得不加大对芯片功耗设计的研究。
　　本文首先介绍了低功耗技术所面临的的挑战、国内外研究现状以及研究意义。接着具体分析了功耗的组成，并从工艺级、电路级、门级和系统级等方面探讨了降低功耗的方法。然后以sblk_dfttr_vdci模块为例，简要地介绍了基于Golden UPF(Unified Power Format)的低功耗物理设计流程，完成了从Netlist到GDS2的全过程设计。再接着本文对模块中所使用的多电源电压和门控电源技术的物理实现，特别是对于多电源电压域的创建、电平转换器的插入和隔离单元的插入等过程进行了详细探讨。最后对完成低功耗物理设计的模块进行了总功耗和功耗完整性的分析。对于总功耗的验证，使用Synopsys公司的PrimetimePX工具，其分析的结果显示完全满足模块对于功耗的要求；对于功耗完整性的分析，主要从电压降和电迁移这两方面来进行；从Apache公司的Redhawk工具分析的结果看，动态电压降、静态电压降和抗电迁移的结果良好，满足模块的设计要求。
　　本文的亮点在于：对于TSMC28nm工艺的sblk_dfttr_vdci模块，采用新型的基于Golden UPF的低功耗物理设计流程，完成多电源电压和门控电源等低功耗技术的设计和物理实现，使其模块达到功耗设计的目标。在本文中，对于门控电源和多电源电压低功耗技术的物理实现过程中的难点和重点进行了详细并且深入地探讨，特别是对于多电源电压域的创建、电平转换器的插入、电平转换器的电源线的连接、电源开关单元的插入和隔离单元的插入等提供了详细的实现过程，可以为研究低功耗物理设计的工程师提供一定的参考，并为以后的项目奠定基础。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 低功耗设计所面临的挑战

1.2 低功耗设计国内外研究现状和发展趋势

1.3 低功耗设计研究的目的和意义

第二章 功耗的组成和原理分析

2.1 功耗分析的理论基础

2.2 静态功耗的组成

2.3 动态功耗的组成

2.4 功耗分析的模型

第三章 低功耗物理设计的方法和对库文件的要求

3.1 工艺级低功耗技术

3.2 电路级低功耗技术

3.3 门级低功耗技术

3.4 系统级低功耗技术

3.5 低功耗物理设计中单元库的要求

第四章 基于Golden UPF的低功耗物理设计流程

4.1 低功耗UPF标准概述

4.2 基于Golden UPF的流程及其优点

4.3基于Golden UPF的低功耗物理设计流程

第五章 低功耗物理技术的具体实现

5.1 多电源电压低功耗技术的实现

5.2 门控电源低功耗技术的实现

第六章 模块功耗分析

6.1 模块功耗分析

6.2 电压降和电迁移分析

第七章 总结与展望

致谢

参考文献

附录