目前,半导体主流技术已经步入纳米时代,而C M O S逻辑工艺流程也遇到越来越大的挑战。本文针对我国半导体工业界最先进的、处于国际前沿的65 nmCMOS逻辑高性能工艺中关键工艺技术中的低温选择性锗硅外延生长工艺技术和相关的器件结构提出了改良和创新。 本论文的主要研究内容和成果如下: (1)系统研究了65nm高性能工艺流程中“低温选择性锗硅工艺”的关键工艺参数,特别针对选择性、锗浓度、温度几个方面作了实验论证和理论研究。 (2)65nm工艺中的选择性锗硅外延生长对于生长表面的要求是极为苛刻并且非常难以控制,所以如何提高选择性锗硅外延表面洁净度和如何使锗硅表面处理更加适合半导体工业化制造生产成为了65nm工艺研发中一个难点。本文所提出的“快速退火去除氧化物”加上HF-last的湿法清洗创新技术能够很好地解决这个65nm工艺研发中的技术难点。 (3)由于源/漏区选择性锗硅外延技术在65nm工艺中的应用,C M O S器件结构和工艺流程发生了革命性的变化,原先的器件结构和工艺流程完全无法满足65 nm工艺的要求,本文针对选择性锗硅工艺提出了新型工艺流程和CMOS器件结构。提出了由氮化硅和氧化硅组成的“栅极保护牺牲层”概念,能够在不增加任何光罩层的前提下,完全满足65 nm高性能工艺流程的要求。 65nm高性能工艺的研究与工艺优化是目前世界半导体制造领域的重要研究课题,本文所研究的内容具有很好的理论意义和很高的实用价值。而与之相关的工艺研究更是具有国际的先进性,并且所研究的成果都已经应用量产的65nm工艺流程中。
展开▼
