0.18um CMOS工艺无线局域网（WLAN）5.2GHz射频前端低噪声放大器设计

摘要

目前，计算机网络与无线通信的迅猛发展极大地便利了人们的生活。人与人之间的联系与沟通，已由有线传送进步到无线传输，这使得智能终端直接以无线方式、低成本接入当地有线网络，并实时的共享并交换各种信息资源变得越来越迫切。无线局域网(WLAN)技术正是在这种背景下逐渐变成目前网络应用中的一个热点。但由于无线局域网射频前端电路的特殊性，其高端核心技术始终为少数欧美企业所控制，目前，市场上销售的相关高端芯片组大都由国外公司研制。 除此之外，由于CMOS工艺上的快速发展，射频前端电路(RF Front End)也逐渐使用CMOS工艺制作，这不但降低制作成本，也增加了系统的整合性。而近年来由于无线通信的迅猛发展也对射频电路提出了新的要求，主要为：小型化、低功耗、低成本、高性能和高集成度。因此，用RF CMOS工艺实现无线局域网系统的射频前端低噪声放大器不仅必要而且可能。 本论文采用TSMC 0.18 μ m的CMOS工艺设计并实现用于5.2GHz无线局域网(WLAN)系统的射频接收机中的低噪声放大器(LNA)。LNA的主要功能是将天线接收到的微弱信号进行放大，同时引入的噪声较低，输入端要求实现阻抗匹配。本轮文设计的低噪声放大器电源电压为1.8V，在5.2GHz的工作频率下，达到1.7dB的噪声系数以及15dB的增益，并实现输入阻抗500hm。 首先，在广泛阅读文献的基础上，对短沟道MOS管噪声来源和模型做了分析和总结；然后，通过对几种低噪声放大器结构的分析，确定了以源极电感和栅极电感作为输入阻抗匹配的电路结构，使得所设计的LNA的增益和线性度达到要求，同时得到较小的噪声；接着采用了EDA工具ADS以及Cadence对电路进行了电路仿真和LNA版图设计；最后电路的测试包括在片电感测试和电路芯片的基片测试，测试结果表明电路基本满足指标。 本论文中采用的CMOS工艺进行射频前端低噪声放大器电路设计，可使得模拟射频前端电路和基带信号处理电路由同种工艺实现集成，这将迎合单片系统集成(SOC)的发展趋势，代表了射频前端电路的发展趋势。

目录

文摘

英文文摘

西北工业大学业学位论文知识产权声明书及西北工业大学学位论文原创性声明

第1章概述

1.1选题背景

1.1.1无线局域网的产生

1.1.2无线局域网标准

1.2射频集成电路研究现状

1.3选题意义

1.4本论文的主要工作

第2章射频接收机及其前端模块LNA

2.1射频接收机

2.1.1射频接收机体系结构

2.1.2射频接收机的性能参数

2.2低噪声放大器的基本要求

2.3集成电路的设计流程

第3章噪声分析和优化

3.1 LNA的噪声分析

3.2短沟道MOS管噪声来源和模型

3.3 LNA噪声优化公式

3.4 LNA噪声优化

第4章低噪声放大器的设计和实现

4.1 LNA性能指标

4.1.1功耗

4.1.2工作频率

4.1.3噪声系数

4.1.4增益

4.1.5输入阻抗

4.2源极电感反馈式结构的基本参数

4.3无源器件实现

4.3.1电阻

4.3.2电感

4.3.3电容

4.4 LNA电路的实现

4.5电路仿真和优化

第5章版图设计

5.1集成电路的工艺选择

5.2元件设计

5.3 RF版图设计的注意点

5.4 LNA芯片版图

第6章芯片测试

6.1平衡-非平衡转换(BALUN)的设计

6.1.1 LC BALUN

6.1.2传输线BALUN

6.1.3电感的测试

6.2 LNA的测试

6.2.1基板测试

6.2.2 S参数测试

6.2.3噪声测试

6.2.4 1dB增益压缩点

第7章结束语

参考文献

攻读硕士学位期间发表的学术论文和科研情况说明

致谢