首页> 中文学位 >高速低功耗嵌入式SRAM研究与设计
【6h】

高速低功耗嵌入式SRAM研究与设计

代理获取

目录

文摘

英文文摘

第一章绪论

1.1课题来源及研究意义

1.2 SRAM设计技术发展趋势

1.2.1 SRAM低功耗设计

1.2.2 SRAM高速设计

1.3存储器产品发展趋势

1.3.1国外发达国家存储器发展动态

1.3.2国内存储器发展现状

1.4课题的主要工作及技术要点

1.5论文章节组成

第二章SRAM电路设计

2.1 SRAM工作原理

2.1.1 SRAM结构

2.1.2 SRAM基本工作时序

2.2 SRAM存储单元的研究

2.2.1 SRAM存储单元的介绍

2.2.2 SRAM存储单元静态噪声容限

2.3 SRAM存储阵列布局

2.3.1大容量存储阵列布局

2.3.2低容量存储阵列布局

2.4地址译码电路设计

2.4.1静态CMOS逻辑

2.4.2动态逻辑

2.5敏感放大电路设计

2.5.1电流镜型敏感放大器

2.5.2交叉耦合型敏感放大器

2.5.3锁存型敏感放大器

2.6数据输出电路

2.7位线预充电电路

2.8 Tracking机制

2.8.1 SRAM自复位原理

2.8.2常规Tracking机制

2.8.3时序裕量小的Tracking机制

2.9本章小结

第三章512K SRAM设计

3.1存储阵列布局

3.2译码电路设计

3.2.1行地址预译码电路设计

3.2.2列地址译码电路设计

3.3时序控制电路

3.4数据输入输出电路设计

3.4.1数据输入电路

3.4.2数据输出电路

3.5敏感放大电路设计

3.6 Tracking机制设计

3.6.1类电流源存储单元和可复制存储单元设计

3.6.2编程电路与开关选择电路设计

3.6.3存储器架构

3.7低功耗分析与设计

3.7.1低功耗设计

3.8本章小结

第四章SRAM仿真

4.1前仿真流程与仿真工具环境设置

4.1.1直流通路检查

4.1.2 HSIM精度与仿真速度的设置

4.1 3前仿真分析

4.2后仿真与仿真工具环境的设置

4.2.1 SRAM整体后性能仿真分析

4.2.2仿真模型的建立

4.3 SRAM仿真矢量文件的生成

4.3.1 HSIM矢量文件的格式

4.3.2 Verilog生成矢量文件

4.4功耗仿真结果

4.5本章小结

第五章SRAM版图设计

5.1整体布局(floor-plan)

5.2信号线布局(signal-plan)

5.2.1减少全局信号线

5.2.2优化信号线的宽度和间距

5.2.3导线延时优化方法

5.3电源网络布局(power-plan)

5.3.1存储单元电源线布局

5.3.2字线驱动电路部分电源线布局

5.3.3预译码电路部分电源线布局

5.4版图验证

5.5本章小结

第六章结束语

6.1总结

6.2展望

致谢

研究生期间发表的论文

参考文献

附录

西北工业大学业学位论文知识产权声明书及西北工业大学学位论文原创性声明

展开▼

摘要

随着半导体工艺的不断等比例缩小,嵌入式存储器在SoC中所占的比重(面积)将逐渐增大。到2010年,约90﹪的硅片面积都将被不同功能的存储器所占据。SRAM由于其高集成度,高速,低功耗以及其制程与逻辑工艺良好兼容的特点,使其成为SoC中不可缺少的一个组件.近年来,便携式设备的流行和高性能处理器的需要,对SRAM的性能提出了更高的要求。高速和低功耗正成为SRAM设计的主流方向。 本文首先对当前国内外有关SRAM高速和低功耗设计技术以及相关产品进行综述。在对SRAM基本工作原理,存储单元静态噪声容限(SNM),存储阵列的布局以及SRAM外围电路的设计进行详细阐述和分析的基础上,提出优化方案。提出了一种快速,省面积的预译码器和采用带预放大机制的电压锁存型敏感放大器,提高系统工作性能和稳定性。从高速设计的角度,阐述了先进存储器设计所采用的Tracking机制及其应用,提出一种较为优良的Tracking机制,实现高速低功耗设计。从设计的角度,对版图整体布局(floor-plan),信号线布局(signal-plan).电源线布局(power-plan)等做了具体的分析与设计,确保版图质量。从功耗设计的来源进行分析,提出了两种降低功耗的方法,并对芯片功耗进行整体评估。另外针对大容量SRAM的仿真,分别从前仿真和后仿真两个方面,各提出了两种新的方法,有效保证了仿真精度和仿真速度。 应用上述技术,采用HJTC(和舰科技)0.13 um 8层金属单层多晶双阱CMOS工艺,设计了一颗容量为16384字X32位,列复用为32的SRAM,芯片大小为1.44mm X 1.07mm.在版图实现的基础上,采用HSPICE后仿真时序分析可得,数据访问时间为4.69n.采用HSIM后仿真功耗分析可得,在150MHz的工作频率下,工作电流为50mA,验证了采用新架构实现了高速数据读取和较低的功耗,并且相对于同类产品,具备面积小的优势.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号