浮点除法器的VLSI结构设计

摘要

随着应用需求的增加，浮点运算单元(FPU)广泛地应用于数字信号处理、语音图像处理等领域，由于浮点运算带来的高精度优势，浮点单元不可避免的成为CPU中重要组成部分。浮点除法指令在所有浮点指令中占有的比重很小，但是浮点除法对CPU的总体性能的提升却是瓶颈。因此，设计高性能的浮点除法器成为必然。
　　 本论文主要基于SRT-16除法算法对双精度浮点数除法器进行了设计，涉及的工作从算法到硬件结构，从模块设计仿真到总体浮点除法器功能仿真验证，现将所做的工作予以总结，主要包括以下几个方面：
　　 1)分析了除法主流算法，根据设计预期规定的17拍完成浮点除法运算，选定了SRT-16除法算法作为实现双精度浮点除法运算的首选方法。根据IEEE-754浮点标准，设计了异常处理模块、舍入模块。同时根据SRT-4除法算法，设计并优化了SRT-16除法结构，同时完成了商选择逻辑模块、商飞速转换模块等核心模块的设计及功能仿真。
　　 2)验证采用模拟验证结合功能覆盖率验证的方法，完成模拟验证的同时完成了各个模块的功能覆盖率验证，搭建了C与RTL比对平台来完成功能覆盖率的验证，并验证功能正确。
　　 3)采用SMIC130nmCMOS工艺对浮点除法器进行了DC综合，最终在给定的时序约束条件下能够满足时序要求(lcycle/3.3ns)。

目录

声明

摘要

1 绪论

1.1 课题研究的背景

1.2 国内研究现状

1.3 研究内容

1.4 论文结构框架

2 浮点数除法常见算法概述

2.1 引言

2.2 IEEE-754浮点数标准简介

2.2.1 IEEE-754产生的背景

2.2.2 浮点数据表示及其结构

2.2.3 浮点数异常

2.2.4 浮点舍入

2.3 函数迭代算法

2.3.1 Newton-Raphson算法

2.3.2 Goldschmidt算法

2.3.3 函数迭代算法小结

2.4 数字循环算法

2.4.1 算法引入及其分类

2.4.2 数字循环算法小结

2.5 极大基数算法

2.6 除法算法小结

3 SRT除法算法

3.1 引言

3.2 SRT除法算法

3.2.1 公式定义

3.3 SRT算法三个重要条件

3.3.1 冗余商数字的表示

3.3.2 迭代基数的选择

3.3.3 部分余数的表示方法

3.4 SRT商选择函数的实现算法

3.4.1 SRT-4商选择函数的实现

3.4.2 SRT-16商选择函数的实现

3.5 SRT商飞速转换算法

3.5.1 原理说明

3.5.2 SRT-4商飞速转换的实现

3.6 本章小结

4 浮点除法器运算单元结构

4.1 浮点除法器整体结构设计

4.2 浮点拆分单元结构设计

4.2.1 实现结构说明

4.2.2 模块仿真验证

4.3 商选择逻辑单元结构设计

4.3.1 实现结构说明

4.3.2 模块功能仿真验证

4.4 商飞速转换单元结构设计

4.4.1 实现结构说明

4.4.2 模块功能仿真验证

4.5 CSA单元及2种异常(除零异常、非法异常)单元设计

4.5.1 实现结构说明

4.5.2 模块功能仿真验证

4.6 SRT-16循环单元结构设计

4.6.1 实现结构说明

4.6.2 模块功能仿真验证

4.7 商舍入单元结构设计

4.7.1 实现结构说明

4.7.2 模块功能仿真验证

4.8 本章小结

5 除法器功能验证与综合

5.1 简单功能测试

5.1.1 模拟验证

5.1.2 测试激励的分类

5.2 功能覆盖率的测试

5.2.1 测试激励的生成

5.2.2 测试观测点的选取

5.3 综合及其结果

5.3.1 综合的概念

5.3.2 综合的约束条件

5.4 本章小结

6 总结与展望

6.1 总结

6.2 未来工作及展望

致谢

参考文献