CMOS图像传感器中列级全差分SAR/SSADC的研究

摘要

虽然CMOS图像传感器技术得到快速的发展，但高帧频、高分辨率、大动态范围和小面积CMOS图像传感器的研究仍面临巨大的挑战。针对CMOS图像传感器的发展需求，对决定CMOS图像传感器性能的关键模块列并行模数转换器（Analog to Digital Converter,ADC），在高速、高精度、小面积和低功耗等方面提出了更高的要求。 通过对几种列ADC的分析和对比，结合逐次逼近ADC（Successive Approximation Register ADC，SAR ADC）和单斜坡ADC（Single Slope ADC，SS ADC）各自的结构优势，本文设计了一款12-bit全差分SAR/SS ADC。该ADC高六位和低六位分别采用SAR ADC和SS ADC结构，即避免了全部采用SAR ADC造成面积过大的问题，同时也提高的SS ADC的转换速度，在速度和面积上达到了很好的折衷。全差分SAR/SS ADC采用差分结构，较传统的单端两步式ADC具有更好的噪声抑制能力，消除了采样开关引起的固定失调，减小了噪声误差。SAR ADC进行高六位的量化，其电容阵列采用2+4分段方式，减小了整个电容阵列的面积，采用新型的开关控制时序，共模电平变化范围变小，降低了共模电平对比较器的影响。SS ADC进行低六位的量化，电流舵数模转换器同时产生具有差分性质的上升斜坡和下降斜坡，SAR ADC和SS ADC共用一个比较器，进一步节省了功耗和面积。 全差分SAR/SS ADC采用UMC0.11μm工艺设计实现，利用Cadence和Matlab等工具，完成电路原理图设计、版图设计及后仿真验证。该列ADC的数字、模拟供电电压分别1.2V和3.3V，量化电压范围0-2V，输入差分斜坡信号，前仿真得全差分SAR/SS ADC的微分非线性和积分非线性分别为±0.25LSB和+0.56/-0.38LSB，在227kS/s的采样频率下，输入11kHz的差分正弦信号，后仿真得其信噪失真比为67.9dB，有效位数达10.9bit，满足CMOS图像传感器的性能需求。

目录

声明

1 绪论

1.1 研究背景与意义

1.2 国内外研究现状

1.3 研究内容及论文结构安排

2 CMOS图像传感器ADC的理论研究

2.1 CMOS图像传感器中ADC类型

2.1.1 像素级ADC

2.1.2 芯片级ADC

2.1.3 列并行ADC

2.2 模数转换器性能参数

2.2.1 静态性能参数

2.2.2 动态性能参数

2.3 常用列并行数模转换器简介

2.3.1 单斜模数转换器

2.3.2 逐次逼近模数转换器

2.3.2 循环模数转换器

2.4 本章小结

3 全差分SAR/SS ADC的设计

3.1 SAR/SS ADC的电路结构及工作原理

3.2 斜坡发生器

3.2.1 偏置电路

3.2.2 开关及驱动电路的设计

3.2.3 输出驱动电路设计

3.2.4 电流舵DAC的仿真

3.3 电容阵列DAC

3.3.1 本文采用的电容阵列DAC

3.3.2 寄生电容分析

3.3.3 电容阵列DAC的仿真

3.4 比较器

3.4.1 锁存器的设计

3.4.2 输出驱动电路设计

3.4.3 预放大器的选取与设计

3.4.4 输出失调消除

3.4.5 比较器整体电路

3.5 采样/保持电路

3.6 逻辑控制电路

3.7 SAR/SS ADC功能仿真

3.8 本章小结

4 版图设计与后仿真验证

4.1 仿真验证方法

4.1.1 静态特性仿真

4.1.2 动态特性仿真

4.2 SAR/SS ADC版图

4.2.1 电流舵DAC版图

4.2.2 电容阵列版图

4.2.3 整体电路版图

4.3 SAR/SS ADC系统仿真

4.3.1 关键模块后仿真验证

4.3.2 SAR/SS ADC功能后仿真

4.3.3 SAR/SS ADC前仿真性能验证

4.3.4 SAR/SS ADC后仿真性能验证

4.4 本章总结

5 总结与展望

5.1 研究工作总结

5.2 未来工作展望

致谢

参考文献

攻读硕士学位期间主要研究成果