现代CMOS电路的噪声问题及其抗噪声优化设计

摘要

该论文以现代CMOS电路中愈来愈突出的噪声问题为研究对象,从理论上研究了器件噪声的机理,根据不同模块间干扰的具体表现,研究了电路耦合噪声的机理并给出了深亚微米集成电路中的噪声解析模型,提出了具体的噪声优化电路设计方法学和相应的优化实例.在器件噪声机理研究中,针对模拟电路中器件噪声的影响和低噪声应用场合,研究了器件的热噪声、l/f噪声以及阻性多晶硅栅上的噪声,衬底电阻R<,b>相关的热噪声,以及与漏源反偏PN节相关联的散粒噪声,并已将其在模拟电路的噪声计算和低噪声分析中加以等效,给出基于器件的低噪声化一般思路和等效过程.在深亚微米集成电路的噪声模型建立过程中,研究了以数字电路为主体噪声耦合方式以及不同单元电路抗噪声建模方法,依据深亚微米噪声的表现形式,给出了具体的分析方法学和优化原则.在电路的噪声优化设计方法学成型过程中,以现代CMOS电路中表现突出的动态电路噪声问题和数模混合信号电路中的同步开关噪声及相关的衬底噪声为研究实例,提出新的抗噪声动态电路形式,用全加器对此进行了验证;对同步开关噪声作了深入分析,仿真结果表明同步开关噪声与开关数目具有亚线性关系.最后,给出了衬底噪声优化的实用方法.

目录

文摘

英文文摘

独创性(或创新性)声明及关于论文使用授权的说明

第一章绪论

1.1现代CMOS电路与噪声

1.2电路噪声技术现状

1.3本论文的工作与论文结构

第二章器件噪声机理研究

2.1噪声表征及分类

2.1.1噪声表征

2.1.1噪声分类

2.2 MOSFET中的噪声

2.2.1MOSFET的热噪声

2.2.2MOSFET的1/f噪声

2.2.3其它噪声源

2.3器件噪声模型

2.4 CMOS模拟电路中的噪声

2.5 小结

第三章现代CMOS电路噪声模型建立与分析

3.1数字电路中的器件噪声

3.2数字电路部分中的电路噪声耦合

3.2.1阻性耦合噪声

3.2.2容性耦合噪声

3.3数字电路噪声容限分析

3.3.1噪声容限定义及反相器噪声容限

3.3.2 CMOS与非门噪声容限

3.3.3 CMOS或非门噪声容限

3.3.4“对称“噪声容限”

3.4深亚微米CMOS电路的噪声表现

3.4.1噪声界定

3.4.2泄漏噪声

3.4.3电荷共享噪声和串绕噪声

3.4.4电源噪声

3.5静态噪声分析

3.5.1噪声稳定性

3.5.2构建电路噪声图

3.5.3沿噪声图传输噪声

3.5.4长互连分析

3.5.5电感

3.5.6减小噪声的设计原则

3.6小结

第四章现代CMOS电路的抗噪声优化设计

4.1深亚微米CMOS抗噪声动态电路设计

4.1.1抗噪声动态电路现状

4.1.2抗噪声动态电路设计

4.1.2模拟结果比较

4.2同步开关噪声优化设计

4.2.1 I/O缓冲器的同步开关噪声分析与模拟

4.2.2内部电路开关噪声及噪声加固

4.3衬地噪声加固设计

4.3.1衬底噪声源

4.3.2衬底的寄生效应及衬底噪声耦合效应

4.3.3衬底噪声优化方法

4.4小结

第五章结束语

致 谢

参考文献

在学期间研究成果