用于10/100M以太网收发器的数据时钟恢复电路

摘要

数据时钟恢复(DCR)电路是数字通信领域中不可缺少的关键电路，它从接收信号中提取出时钟信息，同时调整好相位，以确保数据转换电路的正确采样，因此它的性能直接影响了接收机的误码率。随着通信数率的不断提高，系统对网卡芯片速度提出了更高的要求，而数据时钟恢复电路正是速度提高的主要瓶颈。 本文从数据时钟恢复电路的基本原理出发，讨论了常见基带通信编码，以及编码的相关问题，分析了锁相环环路性能及参数。整个系统采用改进的鉴频鉴相器和Hogge鉴相器，有效消除死区现象，减小了数据内容对压控振荡器振荡(VCO)频率的影响；采用改进的电荷泵电路，降低脉冲延迟导致的不匹配，解决了电荷共享的问题；采用由四级差分放大器构成的环形压控振荡器结构，以实现高增益；设计高精度带隙基准源和宽幅度电流镜，为核心电路提供稳定的电压和电流，同时控制整个电路的工作状态，降低了电路的功耗。 本文电路均采用SMIC 0.35μm标准CMOS工艺实现，仿真工具为Cadence Spectre。数据时钟恢复电路环路锁定时Up和Down信号为高电平的时间相等，环路滤波器的平均输出电压不变；VCO频率保持在250MHz，二分频后的时钟位于数据的中心点，频率为125MHz；仿真得到的相位抖动峰峰值为20ps，系统捕捉时间为100ns，功耗降低11％。该设计适用于10/100M以太网PHY系统。

目录

文摘

英文文摘

声明

第一章绪论

1.1以太网技术简介

1.1.1以太网技术的起源

1.1.2以太网工作原理

1.1.3以太网与IEEE802.3的区别

1.2网络结构

1.3快速以太网

1.3.1 100BASE-TX

1.3.2100BASE-T4

1.3.3 100BASE-T2

1.4以太网发展趋势

1.4.1千兆以太网

1.4.2无线网络

1.4.3网络存储

1.4.4城域网

1.5数字时钟恢复电路的作用和研究意义

1.6论文的主要研究内容及安排

第二章时钟恢复概述

2.1时钟恢复基本问题

2.1.1接收端面临的非理想因素

2.1.2数字通信中的编码

2.2时钟恢复的性能衡量

2.2.1眼图

2.2.2抖动特性

2.2.3误码率

2.3常见时钟恢复结构

2.3.1时钟恢复类型

2.3.2窄带滤波

2.3.3相位/延迟锁定环路

2.4小结

第三章锁相环电路

3.1引言

3.2锁相环的基本原理

3.2.1锁相环的工作范围

3.2.2锁相环的基本模块

3.3锁相环的相位噪声

3.4锁相环的时钟抖动

3.5电荷泵锁相环的线性模型

3.6系统的稳定性分析[25]

3.7锁相环的噪声特性

3.8小结

第四章电路设计

4.110/100M以太网数据编码方案

4.1.1 10BASE-T编码方案

4.1.2 100BASE-T编码方案

4.2系统框架

4.3鉴相器

4.3.1鉴频鉴相器的改进结构

4.3.2 Hogge鉴相器

4.4分频器

4.5电荷泵

4.5.1电荷泵电路分析

4.5.2电荷泵的改进电路

4.6环路滤波器

4.7环形压控振荡器

4.7.1环形振荡器工作原理

4.7.2压控振荡器性能分析

4.7.3 VCO设计

4.8辅助电路

4.8.1改进的带隙基准源电路

4.8.2偏置电路

4.9系统仿真结果

4.10小结

第五章结束语

致谢

参考文献

研究成果