首页> 中文学位 >基于32位MIPS指令集的ALU及CP0模块的设计
【6h】

基于32位MIPS指令集的ALU及CP0模块的设计

代理获取

目录

文摘

英文文摘

声明

第一章绪论

1.1自主研发基于MIPS的SOC的重要意义

1.2 MIPS芯片中ALU和CPO的发展概况

1.3论文的主要工作

第二章MIPS简介

2.1 MIPS的CPU体系架构

2.2 MIPS的指令集

2.3 小结

第三章ALU的算法与架构研究

3.1计算指令实现的电路结构

3.1.1 ALU模块

3.1.2模块接口

3.1.3模块结构

3.2比较指令

3.3逻辑指令

3.3.1指令描述

3.3.2模块接口

3.3.3模块结构

3.4前导1/前导0计算

3.5乘法指令

3.5.1指令描述

3.5.2模块接口

3.5.3模块结构

3.5.4符号调整

3.6除法指令

3.6.1模块接口

3.6.2模块结构

3.6.3算法流程

3.6.4除法器状态图

3.7小结

第四章ALU的仿真及验证

4.1功能仿真

4.2网表仿真

4.3小结

第五章CPO架构及其寄存器的定义

5.1 CPO架构

5.1.1缩略语

5.1.2 CPO顶层模块描述

5.1.3 CPO内部模块简介

5.1.4 REG控制模块

5.1.5 IRQ模块

5.1.6 TLB控制模块

5.2 CPO的寄存器

5.3小结

第六章CPO的仿真和验证

6.1功能仿真

6.2网表仿真

结论

致谢

参考文献

研究成果

展开▼

摘要

近年来,版权公开的MIPS体系结构的CPU越来越受欢迎。Cisco的路由器,IBM的网络彩色打印机,HP的4000、5000、8000、9000系列激光打印机及扫描仪,Sony的。Playstation和Playstation 2游戏机等等,都是应用了实现不同MIPS指令集的微处理器的产品。MIPS CPU中的算术逻辑单元ALU集成了各种算术运算和逻辑运算部件的功能,包括加、减、乘、除、逻辑运算、移位运算等。协处理器CP0是MIPS指令集和特权资源结构之间的接口,并且提供了CPU状态和运行模式的完全控制。 本文在分析MIPS32指令集的基础上,通过研究定点ALU的算法以及协处理器CP0的功能结构,最终用Verilog硬件描述语言成功设计实现了这两个模块的电路。除过功能仿真之外,还对设计进行了逻辑综合以及对综合后的网表进行了时序仿真。仿真结果表明,该设计完全符合预定的目标。 到目前为止,该设计已经被应用于某公司SOC项目的CPU核并且通过了FPGA验证。由于项目的整体进度,我们打算在4月份进行流片。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号