机译:基于SSTL的28 nm FPGA上的低功耗热效率WLAN专用32位ALU设计
机译:使用FPGA的超紧凑型高效32位AES内核设计,适用于小尺寸低功耗嵌入式应用
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:在航天器28nm FPGA上基于SSTL的热和功率高效RAM设计
机译:使用各种加法器拓扑结构的32位纳米级ALU的设计,实现和性能比较
机译:基于28nm FPGA的多通道直接TOF读数的低资源TDC
机译:45NM技术中使用不同加法器的低功率高性能32位ALU设计