基于标准CMOS工艺的OTP存储器的设计与研究

摘要

在ASIC电路设计中，经常会需要一些低成本低密度的非易失性存储器件，但是工艺的复杂性阻碍了传统的非易失性存储器件嵌入到标准CMOS电路中，这是由于传统的非易失性存储器需要多层多晶硅，不同的栅氧化层厚度，以及需要调整不同的掺杂浓度等等，都增加了工艺的成本和复杂性。如果利用标准CMOS晶体管来实现非易失性存储器，这样就不需要额外的掩膜或工艺步骤，降低了制造成本。 本文基于一个标准CMOS工艺的OTP存储器单元，设计一个存储密度为32bits的OTP存储器，存储器读取时间为30ns，工作电流为12．7μA/bit，静态功耗为0．72μA。文中详细的介绍了基于标准CMOS工艺的OTP存储单元的结构，并通过对阈值电压的分析，展示了OTP存储器单元的编程、擦除以及读取的工作机制。在电路设计方面，详细的介绍了OTP存储器各功能模块的工作原理和设计方法，并分析比较了各种架构的优缺点。同时对存储器版图实现过程中出现的问题，给出了很好的建议以及解决方法。同时对所设计的OTP存储器进行了大量的仿真以确保其功能正确性，这点在后来流片测试结果中得以验证。本次设计的OTP存储器在成本和工艺复杂性等方面具有很大的优势，在一些需要小容量的非易失性存储器的嵌入式应用中，将会很有市场。

目录

文摘

英文文摘

声明

第一章绪论

1.1课题的来源及研究意义

1.2 OTP存储器的发展趋势

1.3国内外OTP存储器的发展现状

1.4课题的主要工作及技术要点

1.5论文章节的组成

第二章存储单元结构和工作机制

2.1存储单元的结构

2.2阈值电压分析

2.3沟道热载流子的产生

2.4存储单元的工作机制

2.4.1存储单元的编程

2.4.2存储单元的擦除

2.4.3存储单元的读取

2.5本章小结

第三章 OTP存储器的设计

3.1存储器阵列布局

3.2地址译码电路

3.2.1静态CMOS逻辑

3.2.2动态逻辑

3.2.3 应用

3.3时序控制电路

3.4高压电路

3.4.1上电复位电路(PORST)

3.4.2 Boost电路

3.4.3高压转换电路(VPPSW)

3.5输入输出电路

3.5.1数据输入电路

3.5.2数据输出电路

3.5.3灵敏放大器电路(SA)

3.6本章小结

第四章 OTP存储器的版图设计

4.1版图布局

4.1.1整体布局(noor-plan)

4.1.2信号线布局(signal-plan)

4.1.3电源网络布局(power-plan)

4.2 OTP存储器的主要模块的版图

4.3版图中应注意的其他问题

4.3.1加屏蔽线

4.3.2增加冗余器件提高匹配度

4.3.3走线的技巧

4.3.4天线效应的防止

4.3.5保护环的添加

4.4版图验证与寄生参数的提取

4.5本章小结

第五章仿真结果

5.1前仿真

5.1.1 HSIM精度与仿真速度的设置

5.1.2前仿真结果

5.2后仿真

5.2.1 HSPICE精度与仿真速度的设置

5.2.2后仿真结果

5.3本章小结

第六章 OTP存储器的测试

6.1数据耐久力特性

6.2数据保持能力特性

6.2.1产品规格的非易失性存储器的数据保持力

6.2.2测试环境和条件介绍

6.2.3测试流程

6.2.4测试结果和分析

6.3本章小结

第七章总结和展望

7.1总结

7.2展望

致谢

参考文献

研究成果