基于DSP和FPGA的纸币冠字号码识别系统设计

摘要

钞票发行量的不断增加使得钞票的统一管理和真伪的识别变得越来越困难。现在识别钞票真伪的办法有很多，而根据钞票的冠字号码来判断钞票真伪是一种非常重要的方式。根据此背景，本文提出一种钞票冠字号码识别的解决方案。
　　 文章共分为四个部分对系统进行了全面的分析。首先，设计系统的字符识别算法流程。在设计过程中，特别注意了算法的识别率和算法的运行效率，使得系统在能够得到正确结果的前提下尽量减少对处理器资源的占用。其次，设计硬件系统，充分发挥FPGA的过程控制能力和DSP强大的数字信号处理能力。然后，设计系统的逻辑和驱动程序，为底层硬件系统的高效运行奠定基础。最后，进行PCB的约束规则设计和芯片的可靠性分析，为在硬件设计和调试过程中遇到的问题提供解决方法。
　　 系统现在已经实现了所需功能，在FPGA采集到数字图像传输给DSP后，DSP通过运行识别算法能够正确的识别出钞票的冠字号码并通过板载LCD显示出来。

目录

文摘

英文文摘

第一章 绪论

1.1 研究背景

1.2 冠字号码识别算法的算法流程简介

1.3 论文的主要内容和组织结构

第二章 钞票冠字号码识别系统的算法流程设计

2.1 冠字号码识别的算法流程

2.2 图像的采集

2.2.1 CCD器件

2.2.2 CMOS器件

2.2.3 CIS传感器

2.3 冠字号码区域定位

2.3.1 钞票的冠字号码的特征

2.3.2 冠字号码区域定位的算法设计

2.4 图像的二值化

2.4.1 图像二值化的算法分析

2.4.2 图像二值化后的结果

2.5 图像的滤波去噪

2.5.1 中值滤波

2.5.2 八向去噪法

2.6 校正倾斜的字符

2.7 分割图像中的字符

2.7.1 字符分割的算法分析

2.7.2 字符分割算法的流程

2.8 识别分割的字符

2.8.1 数字的特征分析

2.8.2 字母的特征分析

2.8.3 识别结果

第三章 基于DSP和FPGA的硬件系统设计

3.1 系统总体方案设计

3.2 TMS320C6747芯片简介

3.2.1 芯片基本特性

3.2.2 芯片概述

3.2.3 C674x内核概述

3.3 电源模块设计

3.3.1 DSP的上电顺序

3.3.2 使用TPS65023设计供给电源

3.4 CIS和A/D模块的设计

3.4.1 CIS基本原理和应用

3.4.2 A/D模块的设计

3.5 NOR FLASH和交互模块的设计以及加载模式的选择

3.5.1 NOR FLASH模块的设计

3.5.2 加载模式的选择

3.5.3 通过EMIFA接口与FPGA进行数据交互的模块设计

3.6 串口模块设计

3.6.1 RS232串口通信协议

3.6.2 串口模块设计

第四章 DSP软件驱动设计和FPGA的内部逻辑设计

4.1 FPGA内部逻辑的设计

4.2 FPGA和DSP之间数据传输的程序设计

4.2.1 普通模式下的读写时序

4.2.2 选通模式下的异步读写时序

4.2.3 FPGA与DSP通信的驱动程序设计

4.3 NOR FLASH的驱动程序设计

4.3.1 NOR FLASH烧写程序的设计

4.3.2 擦除和编程操作的等待时延

4.3.3 二级加载程序的设计

4.4 串口驱动程序设计

4.4.1 时钟的产生和控制

4.4.2 串口发送程序设计

4.5 LCD驱动程序设计

4.5.1 HD44780的原理和使用

4.5.2 DSP的LCD模块应用

4.5.3 LCD模块的驱动程序设计

第五章 PCB约束规则设计和芯片可靠性分析

5.1 PCB约束规则设计

5.1.1 板子层数的确定

5.1.2 多层板的设计及布线

5.1.3 布局的要求

5.1.4 PCB的布线规则

5.2 芯片的可靠性分析

5.2.1 可靠性分析的数学基础

5.2.2 引起芯片失效的几种常见原因

5.2.3 失效模式分析

第六章 总结与展望

6.1 工作总结

6.2 展望

致谢

参考文献

作者在读期间的研究成果

附录A 钞票冠字号码识别系统实物图