应用于流水线ADC的比较器的设计与研究

摘要

由于流水线模数转换器(ADC)能够在速度、功耗、面积上有较好的折衷,所以成为高速高精度ADC应用中的主流结构。而比较器是流水线ADC的关键模块,其性能,尤其是速度、功耗、噪声对整个模数转换器的速度、精度和功耗都有着至关重要的影响。
　　 一般的超高速比较器都是采用锁存比较器结构以满足速度的要求。然而,通常的CMOS锁存比较器存在很大的失调电压,严重的影响了比较器的精度,限制了CMOS锁存比较器在高速高精度ADC中的应用。因此,当前的高速比较器一般都采用预放大再生锁存比较器。
　　 基于预放大再生锁存理论,典型的应用于流水线ADC的比较器一般采用MOS再生器件。由于比较器的锁存时间会占据MDAC的建立时间,而且前端采样网络也存在延时,这势必会增大MDAC中运放的功耗。为了解决这一问题,本论文设计出一种更快的锁存比较器,即BiCMOS比较器。因为双极管比MOS管有更大的跨导,所以锁存时间会更短。
　　 采用ASMC0.35μm3.3V BiCMOS混合信号工艺,对各模块电路进行分析设计。在电路设计完成之后,具体分析了版图设计中需要考虑的各种因素,对布线过程中需要注意的问题进行重点讨论,并给出了整体电路的版图,面积约为278μm×54μm。利用Cadence Specttre对比较器电路进行仿真。结果表明,该比较器可工作在125MHz的时钟频率下,失调电压为-18.05～18.37mV。这意味着所设计的比较器能够很好地满足125MHz、14位流水线ADC的性能要求。