声明
摘要
第一章 绪论
1.1 研究背景
1.2 基于时钟发生器的研究现状与意义
1.3 论文结构
第二章 锁相环概述
2.1 锁相环
2.2 延迟锁相技术
2.3 全数字DLL
2.3.1 数控延迟线
2.3.2 移相器
2.3.3 数据选择器
2.3.4 鉴相器
2.3.5 状态控制器
第三章 时钟发生器的基本概述
3.1 开环DLL与闭环DLL
3.2 锁定范围与错误锁定问题
3.3 可变逐次渐进寄存器(VSAR)算法
3.4 锁相环检测电路
3.5 倍频原理
3.6 数字移项
第四章 基于DLL的时钟发生器电路模块设计
4.1 数控延迟线
4.1.1 格子延迟单元与格子延迟线
4.1.2 二进制码-温度码译码器
4.1.3 精调延迟单元单元(FDU)
4.2 VSAR控制器
4.2.1 传统SAR单元
4.2.2 可变SAR单元
4.2.3 失锁判定电路(FJC)
4.2.4 时间控制
4.3 分频器
4.4 锁存器
4.5 边沿合成器
4.6 三态数字鉴相器(TSDPD)
第五章 时钟发生器的仿真
5.1 VSAR算法的MATLAB仿真
5.2 Modelsim下的模块仿真
5.3 时钟发生器在Cadance下的仿真
第六章 总结与展望
致谢
参考文献