超宽带低相移五位数控衰减器的研究和设计

摘要

超宽带低相移数字衰减器(DigitalAttenuator)在相控阵系统、宽带电子对抗和宽带合成扫频信号发生器等电子系统中都有广泛的应用。由于本文设计的超宽带五位数字衰减器具有附加相移小、衰减精度高等特点，所以与其他同类衰减器电路相比，本文所设计的衰减器电路能够为系统省去幅度校准和相位校准所需要的复杂的额外的电路，降低了系统成本，提高了电路可靠性，并且易于编程控制，兼容计算机技术。
　　本论文首先结合T型、Pi型等基本衰减网络分析了衰减的基本理论，然后进行了3种衰减器结构的研究和分析，分别为SPDT选通式、分布式和开关内嵌式衰减器结构。根据项目超宽带、低附加相移、低插入损耗等要求，在本文的设计中，将开关内嵌式作为主要衰减结构，分布式作为备选结构分别进行了电路的设计和优化。作为本设计的主要衰减结构，在开关内嵌式衰减器的设计中，首先针对不同的衰减位确定合适的衰减网络，根据衰减量和匹配等要求，计算网络中的电阻初值。内嵌入开关后，逐位对衰减精度、插入损耗、附加相移和输入/输出回波损耗进行优化。针对项目低相移的要求提出了相移补偿的结构，经过分析和仿真，选用了感性相移补偿结构对每个衰减位进行了改进和优化，并将各位级联构成五位数字衰减器，进行了总体仿真优化并进行了版图的设计。
　　本设计采用JazzSBC18H2工艺，经过仿真验证，在工作频带4～10GHz内，所设计的衰减器实现了31dB的衰减动态范围，衰减精度高于0.5dB，衰减步进为1dB，插入损耗小于4.75dB，全状态附加相移为-0.045°～1.37°，输入/输出端回波损耗小于-12.5dB。

目录

声明

摘要

第一章 绪论

1．1 相控阵系统

1．2 数字衰减器研究意义

1．3 国内外数字衰减器研究现状和趋势

1．3．1 GaAs MMIC衰减器

1．3．2 SOC化背景下的硅基CMOS衰减器

1．4 本文主要研究内容

1．5 本章小结

第二章 衰减器的基本理论

2．1 衰减器的主要技术指标

2．2 衰减的基本原理

2．2．1 T型衰减网络

2．2．2 Pi型衰减网络

2．2．3 桥T型衰减网络

2．3 本章小结

第三章 数控衰减器结构研究

3．1 SPDT选通式衰减器

3．2 分布式衰减器

3．2．1 分布式衰减理论

3．2．2 分布式衰减器设计

3．3 开关内嵌式衰减器

3．4 本章小结

第四章 采用开关内嵌式结构的衰减器设计

4．1 各衰减位的设计

4．1．1 小衰减位的设计

4．1．2 大衰减位的设计

4．2 基本开关内嵌衰减结构的相移分析

4．3 相移补偿的提出

4．4 两种相移补偿网络

4．4．1 感性补偿网络

4．4．2 容性补偿网络

4．4．3 感性／容性补偿网络的比较

4．5 超宽带低相移五位衰减器的仿真

4．6 版图设计

4．7 本章小结

第五章 总结与展望

致谢

参考文献