基于Virtex5的DPR SoC自重构系统设计与性能评估

摘要

面对计算密集型任务和海量数据处理对嵌入式SoC系统在处理能力和处理资源上日益苛刻的要求，基于纯硬件提速的方式由于受限于摩尔定律已经力不从心，可重构计算的出现成为一种必然趋势。同时，因为基于FPGA的集成芯片逐步走向超大规模、超高密度和超低功耗等研究方向，为基于FPGA可重构计算系统的可行性提供了硬件支持。
　　本文着重分析了近年基于FPGA可重构技术的发展现状和研究热点，针对其中最为新颖的动态部分自重构系统设计和性能评估展开了重点描述。首先，从系统架构、互连通信架构以及重构优化策略三方面出发，在进行相关原理概括和总结的同时，为本文DPR SoC系统提出一种基于嵌入式Microblaze软核处理器、双总线通信以及黑盒技术与粗粒度器件相结合的全新设计架构。其次，对DPR系统中静态与动态重构模块间的通信机制以及系统常规设计流程进行横向对比和分析，提出一种基于Proxy LUT和EAPR技术的设计方法。然后，将DPR技术引入到SoC系统设计中完成自重构管理与控制过程。在利用硬件参数的匹配设置和API优化等手段提升系统性能的同时，提出一种基于分段耗时获取的重构吞吐能力评估模型和计算公式。最后，对DPR SoC自重构系统进行完整的功能测试和性能测试，利用数据进一步验证评估测量系统的可行性和预估计算的可靠性。