基于HyperLynx的高速数字电路SI分析与仿真

摘要

随着电子设计领域的飞速发展，高速数字电路的规模越来越大，时钟频率日益提高，高速数字电路的SI（Signal Integrity,信号完整性）问题也变得更加突出。采用SI分析与仿真的方法来设计高速数字电路，可以有效地避免电路中的SI问题。本文利用HyperLynx对某高速数字电路进行 SI分析与仿真，发现电路中的 SI问题，并提出了一套较完善的改进措施，其主要内容和成果如下：
　　1.研究了高速数字电路SI的相关理论。对高速数字电路和SI进行了概述。建立了具有分布参数特性的传输线模型，通过理论分析推导了传输线的两个重要的方程。分别建立了反射、串扰和同步开关噪声的分析模型，通过相关理论推导了它们的计算公式，解释了它们产生的原因，并提出了这些问题的解决办法。最后揭示了SI问题的根源，为后续研究奠定了必要的理论基础。
　　2.利用HyperLynx对某高速数字电路的三个重要部分进行了SI分析与前仿真。根据高速数字电路的实际情况，设置了准确的叠层结构和传输线的特征阻抗，建立了相应的电路仿真模型，并结合高速数字电路 SI的相关理论知识，分别对FPGA(Field Programmable Gate Array,现场可编程门阵列)配置电路、DDR3(Double Data Rate3,第三代双倍速率)高速存储电路以及TLK2711高速数据传输电路进行了SI分析与前仿真。从中发现了电路中的反射和串扰问题，并根据具体情况采取了端接电阻、缩短线长、加大线间距等措施改善这些问题。
　　3.利用HyperLynx对该高速数字电路进行了SI分析与后仿真。首先，利用全局快速仿真找到PCB（Printed Circuit Board,印制电路板）中所有出现SI问题的网络；然后，根据电路的实际情况，调整叠层参数、设置正确的电压值，提取这些存在SI问题的网络，并加载IBIS（Input/Output Buffer Information Specification,输入/输出器的信息）仿真模型进行SI分析与交互式仿真。该设计方法成功地找到了电路中的延时、串扰、反射等SI问题，提出了一套合理的改善措施，并结合第二章的基本理论，对该高速数字电路进行了改进，以解决电路中的SI问题。
　　4.搭建了测试平台，分别对存在 SI问题的高速数字电路和改进的电路进行了测试，并验证了SI问题的改善效果。测试的具体内容主要包括两个方面：高速数字电路的三个关键部分和整体电路。通过对比分析测试的数据，表明存在SI问题的高速数字电路无法正常工作，而改进的电路的各部分和整体都能正常工作，从而验证了改进的电路有效地避免了SI问题，保证了电路的正常工作。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1 高速数字电路和SI概述

1.2 研究背景和意义

1.3 国内外研究现状

1.4 研究内容和章节安排

第二章 高速数字电路SI问题的研究

2.1 传输线理论

2.2 典型的SI问题

2.3 SI问题的根源

2.4 本章小结

第三章 某高速数字电路的SI分析与仿真

3.1 HyperLynx仿真平台的简介

3.2 某高速数字电路及其SI问题分析

3.3 SI分析与前仿真

3.4 SI分析与后仿真

3.5 高速数字电路的改进

3.6 本章小结

第四章 高速数字电路的测试与验证

4.1 测试平台

4.2 FPGA配置电路的测试

4.3 DDR3高速存储电路的测试

4.4 TLK2711高速数据传输电路的测试

4.5 高速数字电路整体的性能测试

4.6 本章小结

第五章 总结与展望

5.1 总结

5.2 工作展望

参考文献

致谢

作者简介

附录A