FPGA功耗评估模型的建立方法

摘要

现场可编程门阵列FPGA（Field Programmable Gate Array），作为可编程器件进一步发展的产物，因其灵活性强、开发周期短、研发成本低、易于维护等特点，被广泛应用于当今时代的众多领域。随着集成电路的飞速发展，FPGA的功能不断完善，其内部资源也被不断丰富，相应地内部资源所产生的功耗也越来越大，而功耗引发的热点问题对FPGA器件可靠性的影响引起了研究人员的广泛关注。为了能够准确地预估功耗引发的热点问题，需要对FPGA内部资源的功耗进行较为精确的评估。
　　本研究针对FPGA功耗评估精确度的问题，提出了一种建立FPGA功耗评估模型的数学方法，旨在建立从设计代码到功耗映射的评估模型，既能够有效屏蔽复杂底层电路带来的影响因素，又能够准确高效地实现 FPGA不同电路设计的功耗评估。首先根据FPGA内部资源的结构特点结合相应的分层策略对FPGA内部资源进行层次划分，搭建用于资源功耗评估的基础模型框架，然后针对最小单元电路进行不同设计参数下相应的功耗样本采集，通过数学方法对不同设计特性下的功耗数据样本进行降维处理，提取多维度的功耗评估数学模型，最后结合硬件电路平台进行物理板级测试，依照测试结果对模型进行修正和再验证。使用该方法建立的FPGA功耗评估模型可满足热点分析中对FPGA功耗评估精确度的需求，经测试，该功耗评估模型的评估精确度与硬件平台测试结果误差率仅在10％左右。
　　本研究主要内容包括：⑴分析了CMOS单元电路的功耗组成，并引出了对FPGA内部资源功耗组成的分析和研究；⑵根据上述理论分析，结合FPGA内部资源的组成特点，建立了具有层次结构的FPGA功耗评估模型基础框架；⑶针对划分的FPGA内部资源最小单元电路进行了功耗数据样本采集，根据大量样本提取相应的功耗评估数学模型，并结合 FPGA内部资源的分层策略，通过逐级向高层抽取的方式，建立具有整芯片评估功能的功耗模型；⑷搭建用于FPGA功耗评估的硬件平台，对提出的功耗评估模型进行修正和再验证，通过计算模型的评估精度证实了模型的可用性；⑸总结上述工作，提出了具有工程实用性的FPGA功耗评估模型的建立方法。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1研究背景

1.2研究目标

1.3研究内容

第二章 FPGA功耗研究

2.1 CMOS功耗研究

2.2 FPGA芯片的功耗产生

第三章 功耗模型建立流程

3.1资源层次划分及模型框架搭建

3.2基于最小单元的功耗数学模型提取

3.3基于循环策略的功耗数学模型的修正和再验证

3.4静态功耗数学模型的建立

第四章 单元模块功耗模型提取

4.1 LOGIC资源模块功耗评估模型提取

4.2 CLOCK资源模块功耗评估模型提取

4.3 IOB资源模块功耗评估模型提取

4.4 DSP资源模块功耗评估模型提取

4.5RAM资源模块功耗评估模型提取

第五章 硬件平台修正和再验证

5.1 硬件验证平台的结构

5.2硬件验证平台数据校准

5.3硬件验证平台测量

第六章 基于功耗评估模型的热点分析

6.1测试向量设计

6.2设计参数获取

6.3资源模块划分

6.4功耗评估

6.5热点分析

第七章 总结和展望

7.1总结

7.2展望

参考文献

致谢

作者简介

基本情况

教育背景

攻读硕士学位期间的研究成果