声明
摘要
插图索引
表格索引
符号对照表
缩略语对照表
第一章 绪论
1.1 课题背景及研究意义
1.2 国内外研究现状
1.3 本文的主要工作和内容安排
1.3.1 本文的主要工作
1.3.2 本文的内容安排
第二章 SoC中的验证技术
2.1 仿真验证
2.1.1 基于事件的仿真
2.1.2 基于周期的仿真
2.1.3 基于事务的验证
2.1.4 代码覆盖状况分析
2.1.5 软硬件协同验证
2.1.6 仿效系统
2.1.7 快速原型系统
2.1.8 硬件加速器
2.1.9 数模混合信号仿真
2.2 静态验证
2.2.1 代码静态检查
2.2.2 时序验证
2.3 形式验证
2.3.1 定理证明技术
2.3.2 模型形式检查
2.3.3 等价性形式检查
2.4 物理验证与分析
2.5 本章小结
第三章 基于FPGA的SoC原型验证技术
3.1 FPGA简要介绍
3.2 FPGA原型验证简要介绍
3.3 FPGA原型验证的优势及局限性
3.4 FPGA原型验证流程
3.5 本章小结
第四章 雷达信号处理关键IP核的设计与优化
4.1 IP核内容与分类
4.2 雷达信号处理流程及主要性能指标
4.3 可配置DDC的设计
4.3.1 可配置DDC的整体设计
4.3.2 可配置FIR滤波器和抽取模块的设计
4.3.3 多通道FIR滤波模块设计
4.4 可配置双路脉冲压缩电路的设计
4.4.1 整体架构
4.4.2 预处理模块
4.4.3 FFT处理模块
4.4.4 匹配处理模块
4.4.5 截位模块
4.5 本章小结
第五章 基于FPGA的可配置DDC和PC原型实现与验证
5.1 ZedBoard验证平台概述
5.1.1 ZedBoard验证平台结构
5.1.2 验证平台主芯片介绍
5.2 代码移植及原型实现
5.2.1 存储单元修改
5.2.2 design ware的修改
5.2.3 时钟单元的修改
5.2.4 同步设计原则
5.2.5 增加流水
5.2.6 ChipScope核的插入
5.3 验证思路
5.4 可配置DDC的验证
5.4.1 DDC各个模块功能验证分析
5.4.2 DDC整体功能验证
5.4.3 DDC模块占用FPGA资源情况与其整体性能
5.5 可配置PC的验证
5.5.1 FFT模块的功能验证与误差分析
5.5.2 PC整体功能的仿真与验证
5.5.3 PC模块占用FPGA资源情况与其整体性能
5.6 本章小结
第六章 总结与展望
参考文献
致谢
作者简介